差分標准
和單端IO不同的是,差分電平使用兩根信號線來傳達信號,這兩根信號線在傳輸過程中如果遇到同樣的噪聲源(共模噪聲)干擾,在接收端,這樣的共模噪聲會在兩個信號相減時消除,這樣並不會給接收電平造成影響。
在單端信號的傳輸過程中,信號往往以電源平面或地平面作參考平面,而在差分電平中,由於兩根線的電流方向相反,因此兩者產生的電磁場相互抵消。向外輻射的地磁波更少,也就是減小了EMI,同樣也減小了對參考平面的依賴,在傳輸過程中,兩根電流大小一樣,方向相反的信號線互為參考。不過,信號線與電源平面或地平面之間的距離等因素會影響信號線的差分阻抗。
下圖所示,可以明顯地看到兩個差分信號線之間的電磁場。由於兩者的電流大小相等,方向相反,於是他們之間的電磁場相互抵消,同時減少了對外的輻射。兩者之間的電磁場越強,對外輻射也就越小。
微帶線(microstrip)
帶狀線(stripline)
LVDS是一種常見的差分電平,如下圖:
LVDS驅動器和接收器
在LVDS驅動器中,采用一個恆流源(大約3.5mA)輸出,由於輸入端的輸入阻抗非常高,絕大部分的驅動電流流經100歐姆電阻,因此在接收器的輸入端,兩個信號線之間,產生了一個100*3.5=350mV的輸入電壓。當驅動器的輸入電平翻轉時,流經100歐姆電阻的電流方向就發生了變化,於是就會在電阻兩端形成“0”和“1”兩種邏輯狀態。
和LVTTL/LVCMOS標准直接輸出電壓幅度信號不同的是,LVDS的驅動器輸出是電流信號,由電流信號在接收端的差分匹配電阻上產生了一個合適的電壓幅度信號,作為接收器的判決電平。因此,業界也把這種驅動器叫做電流模式(current mode)驅動器。
電壓模式的驅動器,在靜態時可以認為其輸出的電流為0,而信號在翻轉時,會產生較大的瞬態電流(Icc),Icc的大小隨着時鍾頻率的增加而成指數增加,會給系統引入較大的開關噪聲,尤其是在信號的邊沿比較陡的時候,這種問題尤為嚴重。而電流模式的驅動器就不存在這種問題,LVDS的驅動器從電源汲取的電流值是恆定的大約3.5mA,無論信號如何翻轉,這個電流值時鍾不變,只是其在傳輸信號上的方向不同而已。而且LVDS的信號邊沿相對比較緩,對保持信號完整性也是有好處的。
單端標准的信號一般是以地做參考,輸出一定幅值的電壓信號。而差分信號的輸出有一個固定的共模輸出電壓(Vocm),如LVDS是1.2V,正端和負端的信號都是在這個共模電壓的上下來回擺動的。在差分輸入端,信號的輸入共模電壓允許在一定范圍之內,如LVDS的信號輸入的電平允許的值是0~2.4V,這樣即使信號在傳輸過程中出現較大的共模干擾,也會在接收端相互抵消,如下圖:
共模噪聲的抵消
下圖所示為幾種差分電平標准的共模輸出電壓和輸出擺幅示意圖。
差分電平輸出幅度示意圖
與LVDS相比,LVPECL電平的輸出結構是一對射極跟隨器(emitter follower),它的特點是翻轉速度很快,但是直流電流很大,大概為14mA。LVPECL的驅動器的輸出阻抗很小,因此其驅動能力非常強,如下圖:
LVPECL驅動器結構
CML也是一種常用的差分電平標准,其驅動器又一個共射極差分對直接輸出。CML電平常用在高速的網絡和通信設備中,其串行數據速率可以做到非常高,如10Gbit/s,如下圖:
CML驅動器結構
對差分信號加終端電阻時,也可以采用FLY-BY的布PCB線,以盡量減少由於匹配電阻造成的短線,影響信號質量,如下圖:
差分匹配的FLY-BY方式
版權所有權歸卿萃科技 杭州FPGA事業部,轉載請注明出處
作者:杭州卿萃科技ALIFPGA
原文地址:杭州卿萃科技FPGA極客空間 微信公眾號
掃描二維碼關注杭州卿萃科技FPGA極客空間