轉載於: http://www.51hei.com/bbs/dpj-93725-1.html
AD16的主要功能是畫電路原理圖和根據電路原理圖設計PCB板。為了使設計的電路、畫完的電路原理圖，從電路原理上不存在錯誤，從電路邏輯上不存在混亂，AD16專門開發了電路原理圖的仿真程序。這樣可以把設計存在的問題，在第一步：繪制電路原理圖階段就及時發現，然后根據仿真結果，改進電路原理圖。這就避免了等到印刷電路板裝配零件完成為成品之后再發現問題時，造成的大量的人力物力損失。 同樣：設計PCB時，也是先在電腦上根據電路原理圖，繪制PCB板圖。然后再把電腦PCB板圖拿到PCB工廠生產PCB板。AD16同樣設計了PCB板信號完整性分析程序，把電腦上繪制的PCB板圖，進行信號完整性仿真分析，從而早期發現設計的PCB板圖是否存在瑕疵，及時改進到理想狀態。如果繪制好PCB板圖，沒有經過PCB板圖的信號完整性分析仿真，直接拿到工廠生產PCB板，PCB板裝配完工成為成品后，才發現有瑕疵，那就造成了極大的浪費。
PCB板的信號完整性分析，是指PCB板中的一個網絡，這個網絡的輸出波形，與該網絡的輸入波形相比，盡量的相似，盡量的少失真、少延遲、少變形、少缺失、少振鈴、少過沖。低頻的數字電路PCB板，輸入信號經過PCB內網絡的處理后，網絡輸出的信號波形失真很小，而在高頻的數字電路PCB板，如果PCB板設計稍有不當，被測試的網絡輸出信號與該網絡輸入信號相比，就會產生明顯的延遲、失真，導致生產的PCB板不達標，無法使用。
進行信號完整性分析的前提條件：需要具備以下條件，才能進行信號完整性分析：
- 電路中被測試的網絡，必須包含IC的一個信號輸出腳，這個輸出信號作為激勵這個網絡的信號源。如果一個網絡只有R、L、C等無源器件，沒有晶體管、IC等有源器件，那么這個無源網絡，就不能進行信號完整性分析。也就是說：必須設定被測試網絡的激勵源。
- 在繪制電路原理圖、PCB板圖時，繪圖使用的零件庫應當使用集成零件庫，集成零件庫里面的零件包含了電路原理圖符號、封裝符號、仿真模型、信號完整性模型。如果零件庫里的零件不包含完整性模型，就必須登錄零件生產商的官網，下載信號完整性模型，或從其他文件找到模型。然后再加載到工程文件里面來。也可以在原理圖中調整模型。
- 設定電路原理圖中的電源網絡電壓值(如3.3V\5V\12V等等)、把電路圖中電源的地網絡，設定為0V。
- 設定PCB板的PCB板層堆疊：單擊design-------layer stack manager。一般采用系統默認值即可。
通過PCB板的信號完整性分析，可以仿真測量輸入信號通過一個網絡后，產生的反射畸變和相鄰網絡之間的信號串擾。
注意：進行信號完整性分析時，被測試的PCB文件，必須在工程中，不能是獨立存在的free docment。
信號完整性分析的實例：
1、打開工程文件夾：projedts。這個工程文件夾內包括：電路原理圖文件sch PCB板文件pcb。打開PCB板圖。見下圖。
2、設置PCB板的板層堆疊管理：design------layer stack manager-------彈出下圖對話框：
單擊上圖右邊：impedance calculation標簽，彈出PCB阻抗計算對話框，見下圖：
上圖，采用默認值即可。
3、單擊：design-----rules------彈出規則對話框，見下圖：
在上圖中左下部位找到信號激勵：signal stimulus，在signal stimulus上面右鍵單擊，選擇new rule，見下圖：
在上圖的右側欄，設置激勵信號的參數，采用系統默認值即可。
- 設置電壓和地網絡：在下圖的左下角，單擊：supply net，選擇new rule.
在下圖中，右上策新出現的電源網絡，把GND網絡電壓設置為0V，將VCC電壓設置為5V。然后單擊OK。
- 選擇tools-----signal integrity------彈出一下對話框：
單擊上圖model assignnent配置完整性分析模型，就會彈出下面的對話框：
上表中的名稱解釋：
Not match: 表示AD16程序沒有找到該器件的完整性分析模型。需要人為指定。
Low confidence:程序自動為該器件指定了一個模型，但置信度很低。
Medium confidence：中級置信度。
High confidence：置信度很高。
Model found：該器件的模型已經找到。
User modifined: 用戶修改了模型。
Model added：用戶創建了模型。
修改期間完整性分析模型的步驟：雙擊上圖中要修改模型器件的status部分-------彈出下圖：完整性分析模型修改對話框------在TAPE選項中選擇器件的類型-------在technology選項中選擇驅動類型-------也可以從外部文件導入與該器件相關聯的IBIS模型-------大家IMPORT IBIS-------選擇從器件廠商哪里得到的IBIS模型即可-----單擊OK。單擊上圖左下角：update model schematic,將修改后的模型更新到原理圖中。單擊上圖中右下角的analyze design標簽------程序進入信號完整性分析------彈出：signal integrity分析網絡狀態表格：見下面第二圖：
上面的網絡完整性分析表格：status，最左的net：代表網絡名稱，作數第二：status，標明這個網絡是否通過了完整性分析（failed：沒有通過）、沒有分析（not analyze）、分析通過（passed）。上表中的falling edge overshoot:代表脈沖下降沿過沖，falling edge undershoot:代表脈沖下降沿衰減。Rising edge overshoot:代表上升沿過沖。Rising edge undershoot：代表上升沿衰減。
- 怎樣查看上面網絡表中某一個網絡的完整性分析結果：右鍵單擊上表中第三個網絡：TXB-------在下拉菜單中選擇details細節--------彈出下圖：full result（該網絡分析的詳細結果）。
- 查看網絡輸出端的反射波形：
雙擊上圖中網絡名稱：TXB-------就可把網絡TXB運動到上圖中的右側：net（網絡框中）-----此時上圖右下角灰色（無效）的reflections變成黑色（有效）-------見下圖：
單擊上圖右下角的reflections-------顯示輸入波形和輸出帶有反射的波形：見下圖。
右鍵單擊上圖中右上角紅色的TXB-U2 13-NOterm-------在彈出的下拉菜單中選擇光標A和光標B，見下圖：
利用上圖中的光標A和光標B，精確測量，測量結果顯示在sin data（在顯示信號完整性分析的AD16窗口前提下，AD16屏幕的右下角，顯示有：sin data標簽）中。
9：網絡輸出端式接不同的匹配電阻，以消除輸出端的反射波形。見下圖的右下角：給出了網絡輸出端試結串聯電阻、並聯電阻、串聯電容、並聯電容、並聯D時的不同情況下，分別查看哪種情況下網絡輸出端的反射波形最小。試現在在網絡輸出端串聯電阻的方法：serial res。如下面的第二圖所示：
（上圖右下角no termination:表示輸出端沒有接任何匹配電阻）
上圖serial res：表示網絡輸出端串聯了匹配電阻。上圖中:min：代表匹配電阻取值的最小值：25歐，max:代表匹配電阻取值的最大值是150歐，這兩個數值可以有用戶任意修改。設定完最大值和最小值后，選中進行掃描：perform sweep，單擊上圖右下角的reflection------匹配電阻取值在25歐--------150歐之間聯系均勻改變時，網絡輸出端反射波形，在哪個歐姆時最小。以此找到匹配電阻的最佳電阻值。
10、PCB板相鄰網絡的串擾分析：雙擊上圖中左上角的TXB，使之選中進入上圖右上角的NET內，再雙擊相鄰的網絡RTSB，也選中到右上角的NET內，右鍵單擊右上角NET內的TXB,在下拉菜單中選擇：set aggressor，把TXB設定為入侵者（干擾源），RTSB網絡就是受干擾網絡了。單擊上圖右下角的cross talk標簽，分析串擾，過一會就顯示串擾的波形。
作者： 吳善龍2017-09-03
作者： 吳善龍2017-09-03