-3dB到底是什么？集成運放-3dB帶寬又是什么？
以無源高通電路為例，介紹-3dB的意義。
輸出與輸入只比：
Au=Uo/Ui=R/(R+1/j*2*PI*f*C)=1/(1+1/j*2*PI*f*R*C)。式中j*j=-1。
令fL=1/2*PI*R*C
Au=1/(1+fL/jf)=jf/(jf+fL)=(jf/fL)/(1+jf/fL)=(1-jf/fL)*(jf/fL)/(1-jf*jf/fL*fL)
Au=(jf/fL)/(1+f*f/fL*fL)+(f*f/fL*fL)/(1+f*f/fL*fL)
幅值：
|Au|=(f/fL)/根號((1+f*f/fL*fL))。
幅頻特性采用20lg|Au|表示，單位是分貝(dB)。
當f=fL時，20lg|Au|=-20lg(根號2)=-3dB。(20lg|Au|=20lg(根號2)/2)
f為輸入信號的頻率，fL稱為電路截止頻率。
即當f=fL時，|Au|=根號2/2。
在集成運放參數中，有一項為開環帶寬和單位增益帶寬BWG。
又稱-3dB帶寬，指在正弦小信號激勵下，運放開環電壓增益隨頻率升高，增益下降3dB(輸出是輸入的根號2/2倍)所對應的信號頻率；而增益下降至1，即0dB時的頻率定義為單位增益帶寬。
單位增益帶寬是一個很重要的指標，對於正弦小信號放大時，單位增益帶寬等於輸入信號頻率與該頻率下的最大增益的乘積，換句話說，就是當知道要處理的信號頻率和信號需要的增益后，可以計算出單位增益帶寬，用以選擇合適的運放。這用於小信號處理中運放選型。
版權所有權歸卿萃科技 杭州FPGA事業部，轉載請注明出處
作者：杭州卿萃科技ALIFPGA
原文地址：杭州卿萃科技FPGA極客空間 微信公眾號
掃描二維碼關注杭州卿萃科技FPGA極客空間