用vivado實現4比特加法器

`timescale 1ns / 1ps
module add_4_beha(
    a,
    b,
    cin,
    sum
    );
    input [3:0] a;
    input [3:0] b;
    input cin;
    output sum;
    wire [3:0]a; 
    wire [3:0]b;
    wire  cin;
    reg [4:0] sum;
    
    always @ (a or  b or cin)
        begin
            sum = a + b + cin;
        end
endmodule

測試testbench：

`timescale 1ns / 1ps
module add_4_beha_tb;

reg [3:0] a,b;
reg cin;
wire [4:0] sum;

initial
$monitor ("a = %b, b = %b, cin = %b, sum = %b",a, b, cin, sum);

initial
begin
    #0      a = 4'b1100;
            b = 4'b0100;
            cin = 1'b0;
    #10     a = 4'b1100;
            b = 4'b0110;
            cin = 1'b1;
    #10     a = 4'b0010;
            b = 4'b0101;
            cin = 1'b1;
     #10    a = 4'b1000;
            b = 4'b1010;
            cin = 1'b0;
     #10    $stop;
 end
 
 add_4_beha inst(
    .a(a),
    .b(b),
    .cin(cin),
    .sum(sum)
 );
endmodule

不知道你有沒有發現規律，這里的電路很復雜，但是描述語言不管內部結構，直接描述出其行為。

在測試單元中，直接簡單的賦值，似乎更簡單。我抓不到硬件的奧秘！