Step1.需要將設計進行綜合，綜合完之后在左側欄選擇open synthesized Design；
Step2.在tcl console中輸入write_edif /path/xx.edif
免責聲明！
本站轉載的文章為個人學習借鑒使用，本站對版權不負任何法律責任。如果侵犯了您的隱私權益，請聯系本站郵箱yoyou2525@163.com刪除。
Step1.需要將設計進行綜合，綜合完之后在左側欄選擇open synthesized Design；
Step2.在tcl console中輸入write_edif /path/xx.edif
本站轉載的文章為個人學習借鑒使用，本站對版權不負任何法律責任。如果侵犯了您的隱私權益，請聯系本站郵箱yoyou2525@163.com刪除。