QSYS是SoPC Builder的新一代產品。
QSYS系統集成工具自動生成互聯邏輯，連接IP和子系統
QSYS的設計理念是提高設計抽象級，從而使機器自動生成底層代碼。
Altera的Avalon總線的IP可以與ARM AMBA總線通過QSYS混合。
如果使用的是不同的總線協議，則用戶可以通過使用一個橋元件來把主從元件連接起來，比如可以使用AMBA-AHB-to-Avalon橋。
QSYS自定義組件可以使用的組件接口包括：
（1）Memory-Mapped(MM)：用於存儲器映射的Avalon-MM或AXI主端口和從端口。
（2）Avalon Streaming(Avalon-ST)：用於Avalon-ST源和宿的點對點的連接。
（3）Interrupts：用於生成中斷的中斷發送器和執行中斷的中斷接收器之間的點到點的連接。
（4）Clocks, Resets：用於時鍾源、復位源之間點到點的連接。
（5）Conduits：用於通道接口之間的點到點的連接。
（6）Avalon Tri-State Conduit：用於連接到PCB上的三態器件的QSYS系統中的三態總線控制器。