設計高速電路的開發人員對差分線並不陌生,在本章中提到的高速數據通信接口應用的信號線是由差分對組成的,前面幾節是從邏輯的角度來說明高速數據通信接口應用。為了讓讀者更加熟悉高速通信並行接口的差分對信號設計技術,本節從信號的物理特性角度及其PCB設計來說明高速通信並行接口的差分對信號LVDS(Low Voltage Differential Signaling)的原理及應用。
(1)信號傳輸的種類
通常認為,信號傳輸有3種模式,即單端模式、共模模式和差分模式。單端模式通過一根連接驅動器和接收器的“線”由驅動器傳輸到接收器,然后通過“地平面”返回;共模模式由單端或多對差分線組成,信號通過返回路徑或差分線傳輸,它通常是耦合到近端或遠端信號源噪聲的起因。因此它能干擾我們的電路,是EMI重要來源;差分模式由連接驅動器和接收器的一對極性相反的“線”組成,這對線稱為“差分對”,即LVDS。差分對的傳輸利用兩個輸出驅動來驅動兩條傳輸線,一條攜帶信號:另一條攜帶它的互補信號。所需的信號就是兩條傳輸線上的電壓差,它攜帶要傳輸的信號信息。
(2)LVDS的優缺點
LVDS的優點一是抗干擾能力強,由於是差分對,所以這對“線”會耦合得很好。當外界有干擾、串擾或不連續的返回平面時,是同時影響到這差分對的,所以相當於不影響;二是EMI影響小,主要原因是差分對的極性相反,到達到差分對的電磁場可以互相抵消;三是開關噪聲影響小,主要原因是每個信號都有各自的返回平面,所以信號通過接插件或封裝時不易受到開關噪聲的影響;四是信號的接收能力強。在高噪聲的情況下,由於信號是由差分對的差值決定,信號的值相當於單端信號的2倍,有放大信號的作用,所以在低信號電平的應用中接收能力顯得非常優秀。LVDS一個最明顯的缺點是多用了一根信號線,占用了多於兩倍單端“線”的PCB面積;另一個缺點是設計復雜,需要在設計前了解許多設計規則。
(3)LVDS的常用DC參數
在LVDS中采用兩個輸出引腳來驅動1位的信號每個信號電壓范圍為1.125V~1.375V,並且各驅動一條傳輸線。其常用的DC參數如圖1所示。


圖1 LVDS的DC的參數
(4)LVDS的差分阻抗
對於LVDS來說,一個很重要的特性就是LVDS的差分阻抗Zdiff。特性阻抗Zo指的是恆定的瞬態阻抗,它是組成差分阻抗的基礎。在實際設計中考慮到信號完整性,通常LVDS都會布成微帶線或帶狀線,我們給出這兩類線的差分阻抗如圖1所示。從圖中可以看出LVDS的差分阻抗其實是可以定制的,並不是固定不變。LVDS的差分阻抗是PCB布線和匹配電阻選擇的基礎,在設計PCB和做匹配時一定要注意收發兩端的一致性。
(5)LVDS的匹配
為了消除信號的發射,任何傳輸線都需要匹配電路,LVDS也不例外。通常只需在終端橫跨一個匹配電阻RT即可,其值等於傳輸線的阻抗值,位置越靠近接收端越好。大部分LVDS傳輸線設計的阻抗為100Ω。匹配如圖2所示。

圖2 LVDS的匹配
(6)LVDS的應用
在高速應用中,LVDS的PCB布線顯得很重要,它直接影響到信號的完整眭,為了更好地進行PCB布線,下面給出-些設計規則如圖3所示。

圖3 LVDS的特性阻抗
差分阻抗中的W/S在0.4和0.8之間有助於抑制EMI和阻抗控制。
如要籌分線社表層 則布成微帶線:如果在內層 則布成帶狀線。
各層信號線之間不成相互垂直。
盡量不要用過孔(Via),如果必須使用的話,請參考信號完整性文檔指導書。
LVDS的P和N端盡量等長,它們之間的Skew不要超過70度相位。
常用LVDS在FR-4材料下的線寬、線間距,以及所決定的阻抗值參如下表所示,其中Zo為LVDS的特性阻抗。

LVDS技術原理和設計簡介
1 LVDS介紹
LVDS(Low Voltage Differential Signaling)是一種低擺幅的差分信號技術,它使得信號能在差分PCB線對或平衡電纜上以幾百Mbps的速率傳輸,其低壓幅和低電流驅動輸出實現了低噪聲和低功耗。
幾十年來,5V供電的使用簡化了不同技術和廠商邏輯電路之間的接口。然而,隨着集成電路的發展和對更高數據速率的要求,低壓供電成為急需。降低供電電壓不僅減少了高密度集成電路的功率消耗,而且減少了芯片內部的散熱,有助於提高成度。

減少供電電壓和邏輯電壓擺幅的一個極好例子是低壓差分信號(LVDS)。LVDS物理接口使用1.2V偏置提供400mV擺幅的信號(使用差分信號的原因是噪聲以共模的方式在一對差分線上耦合出現,並在接收器中相減從而可消除噪聲)。LVDS驅動和接收器不依賴於特定的供電電壓,因此它很容易遷移到低壓供電的系統中去,而性能不變。作為比較,ECL和PECL技術依賴於供電電壓,ECL要求負的供電電壓,PECL參考正的供電電壓總線上電壓值(Vcc)而定。而GLVDS是一種發展中的標准尚未確定的新技術,使用500mV的供電電壓可提供250mV 的信號擺幅。不同低壓邏輯信號的差分電壓擺幅示於圖1。
LVDS在兩個標准中定義。IEEE P1596.3(1996年3月通過),主要面向SCI(Scalable Coherent Interface),定義了LVDS的電特性,還定義了SCI協議中包交換時的編碼;ANSI/EIA/EIA-644(1995年11月通過),主要定義了LVDS的電特性,並建議了655Mbps的最大速率和1.823Gbps的無失真媒質上的理論極限速率。在兩個標准中都指定了與物理媒質無關的特性,這意味着只要媒質在指定的噪聲邊緣和歪斜容忍范圍內發送信號到接收器,接口都能正常工作。 LVDS具有許多優點:①終端適配容易;②功耗低;③具有fail-safe特性確保可靠性;④低成本;⑤高速傳送。這些特性使得LVDS在計算機、通信設備、消費電子等方面得到了廣泛應用。
圖2給出了典型的LVDS接口,這是一種單工方式,必要時也可使用半雙工、多點配置方式,但一般在噪聲較小、距離較短的情況下才適用。每個點到點連接的差分對由一個驅動器、互連器和接收器組成。驅動器和接收器主要完成TTL信號和LVDS信號之間的轉換。互連器包含電纜、PCB上差分導線對以及匹配電阻。LVDS驅動器由一個驅動差分線對的電流源組成通常電流為3.5mA),LVDS接收器具有很高的輸入阻抗,因此驅動器輸出的電流大部分都流過100Ω的匹配電阻,並在接收器的輸入端產生大約350mA 的電壓。當驅動器翻轉時,它改變流經電阻的電流方向,因此產生有效的邏輯″1″和邏輯″0″狀態。低擺幅驅動信號實現了高速操作並減小了功率消耗,差分信號提供了適當噪聲邊緣和功率消耗大幅減少的低壓擺幅。功率的大幅降低允許在單個集成電路上集成多個接口驅動器和接收器。這提高了PCB板的效能,減少了成本。

不管使用的LVDS傳輸媒質是PCB線對還是電纜,都必須采取措施防止信號在媒質終端發生反射,同時減少電磁干擾。LVDS要求使用一個與媒質相匹配的終端電阻(100±20Ω),該電阻終止了環流信號,應該將它盡可能靠近接收器輸入端放置。LVDS驅動器能以超過155.5Mbps的速度驅動雙絞線對,距離超過10m。對速度的實際限制是:①送到驅動器的TTL數據的速度;②媒質的帶寬性能。通常在驅動器側使用復用器、在接收器側使用解復用器來實現多個TTL信道和一個LVDS信道的復用轉換,以提高信號速率,降低功耗。並減少傳輸媒質和接口數,降低設備復雜性。
LVDS接收器可以承受至少±1V的驅動器與接收器之間的地的電壓變化。由於LVDS驅動器典型的偏置電壓為+1.2V,地的電壓變化、驅動器偏置電壓以及輕度耦合到的噪聲之和,在接收器的輸入端相對於接收器的地是共模電壓。這個共模范圍是:+0.2V~+2.2V。建議接收器的輸入電壓范圍為:0V~+2.4V。
2 LVDS系統的設計
LVDS系統的設計要求設計者應具備超高速單板設計的經驗並了解差分信號的理論。設計高速差分板並不很困難,下面將簡要介紹一下各注意點。
2.1 PCB板
(A)至少使用4層PCB板(從頂層到底層):LVDS信號層、地層、電源層、TTL信號層;
(B)使TTL信號和LVDS信號相互隔離,否則TTL可能會耦合到LVDS線上,最好將TTL和LVDS信號放在由電源/地層隔離的不同層上;
(C)使LVDS驅動器和接收器盡可能地靠近連接器的LVDS端;
(D)使用分布式的多個電容來旁路LVDS設備,表面貼電容靠近電源/地層管腳放置;
(E)電源層和地層應使用粗線,不要使用50Ω布線規則;
(F)保持PCB地線層返回路徑寬而短;
(G)應該使用利用地層返回銅線(gu9ound return wire)的電纜連接兩個系統的地層;
(H) 使用多過孔(至少兩個)連接到電源層(線)和地層(線),表面貼電容可以直接焊接到過孔焊盤以減少線頭。
2.2 板上導線
(A) 微波傳輸線(microstrip)和帶狀線(stripline)都有較好性能;
(B) 微波傳輸線的優點:一般有更高的差分阻抗、不需要額外的過孔;
(C) 帶狀線在信號間提供了更好的屏蔽。
2.3 差分線
(A)差分線對相互靠近,平滑彎折使用與傳輸媒質的差分阻抗和終端電阻相匹配的受控阻抗線,並且使差分線對離開集成芯片后立刻盡可能地相互靠近(距離小於10mm),這樣能減少反射並能確保耦合到的噪聲為共模噪聲;
(B)差分線對等長走線,越是高速信號,越要求等長使差分線對的長度相互匹配以減少信號扭曲,防止引起信號間的相位差而導致電磁輻射;
(C)差分線對與TTL隔離,與時鍾信號隔離
(D)不要僅僅依賴自動布線功能,而應仔細修改以實現差分阻抗匹配並實現差分線的隔離;
(E)盡量減少過孔和其它會引起線路不連續性的因素;
(F)避免將導致阻值不連續性的90°走線,使用圓弧或45°折線來代替;
(G)在差分線對內,兩條線之間的距離應盡可能短,以保持接收器的共模抑制能力。在印制板上,兩條差分線之間的距離應盡可能保持一致,以避免差分阻抗的不連續性。
2.4 終端
(A)使用終端電阻實現對差分傳輸線的最大匹配,阻值一般在90~130Ω之間,系統也需要此終端電阻來產生正常工作的差分電壓;
(B)最好使用精度1~2%的表面貼電阻跨接在差分線上,必要時也可使用兩個阻值各為50Ω的電阻,並在中間通過一個電容接地,以濾去共模噪聲。
2.5 未使用的管腳
所有未使用的LVDS接收器輸入管腳懸空,所有未使用的LVDS和TTL輸出管腳懸空,將未使用的TTL發送/驅動器輸入和控制/使能管腳接電源或地。
2.6 媒質(電纜和連接器)選擇
(A)使用受控阻抗媒質,差分阻抗約為100Ω,不會引入較大的阻抗不連續性;
(B)僅就減少噪聲和提高信號質量而言,平衡電纜(如雙絞線對)通常比非平衡電纜好;
(C)電纜長度小於0.5m時,大部分電纜都能有效工作,距離在0.5m~10m之間時,CAT 3(Categiory 3)雙絞線對電纜效果好、便宜並且容易買到,距離大於10m並且要求高速率時,建議使用CAT 5雙絞線對。
2.7 在噪聲環境中提高可靠性設計
LVDS 接收器在內部提供了可靠性線路,用以保護在接收器輸入懸空、接收器輸入短路以及接收器輸入匹配等情況下輸出可靠。但是,當驅動器三態或者接收器上的電纜沒有連接到驅動器上時,它並沒有提供在噪聲環境中的可靠性保證。在此情況下,電纜就變成了浮動的天線,如果電纜感應到的噪聲超過LVDS內部可靠性線路的容限時,接收器就會開關或振盪。如果此種情況發生,建議使用平衡或屏蔽電纜。另外,也可以外加電阻來提高噪聲容限,如圖3所示。 圖中R1、R3是可選的外接電阻,用來提高噪聲容限,R2≈100Ω。

3 應用實例
LVDS技術目
前在高速系統中應用的非常廣泛,本文給出一個簡單的例子來看一下具體的連線方式。加拿大PMC公司的DSLAM(數字用戶線接入模塊)方案中,利用LVDS技術實現點對點的單板互聯,系統結構可擴展性非常好,實現了線卡上的高集成度,並且完全能夠滿足業務分散、控制集中帶來的大量業務數據和控制流通信的要求。 圖4描述了該系統線卡與線卡之間、線卡與背板之間的連線情形,使用的都是單工方式,所以需要兩對線來實現雙向通信。圖中示出了三種不同連接方式,從上到下分別為:存在對應連接芯片;跨機架時實現終端匹配;同層機框時實現終端匹配。在接收端串接一個變壓器可以減小干擾並避免LVDS驅動器和接收器地電位差較大的影響。
