轉自：https://blog.csdn.net/wangdapao12138/article/details/79935821
LVDS是一種低擺幅的差分信號技術，它使得信號能在差分PCB 線對或平衡電纜上以幾百Mbps的速率傳輸，其低壓幅和低電流驅動輸出實現了低噪聲和低功耗。IEEE 在兩個標准中對LVDS 信號進行了定義。ANSI/TIA/E IA -644 中，推薦最大速率為655Mbps ，理論極限速率為1.923Gbps。
一、LVDS組成
LVDS 信號傳輸一般由三部分組成：差分信號發送器，差分信號互聯器，差分信號接收器。
差分信號發送器：將非平衡傳輸的TTL 信號轉換成平衡傳輸的LVDS 信號。
差分信號接收器：將平衡傳輸的LVDS 信號轉換成非平衡傳輸的TTL 信號。
差分信號互聯器：包括聯接線（電纜或者PCB 走線），終端匹配電阻。按照IEEE 規定 ，電阻為100 歐。我們通常選擇為100 ，120 歐。
二、 LVDS信號電平特性
（電流驅動--電壓接收--共模電壓由0-2.4v直流偏置，典型為1.2v--差模電壓：350mv由驅動電流提供-）
LVDS 物理接口使用1.2V 偏置電壓作為基准（共模直流電壓），提供大約350mV 擺幅（差模電壓）。LVDS 驅動器由一個驅動差分線對的電流源組成（通常電流為3.5mA），
LVDS 接收器具有很高的輸入阻抗，因此驅動器輸出的電流大部分都流過100Ω的匹配電阻，並在接收器的輸入端產生大約350mV 的電壓。電流源為恆流特性，終端電阻在100 ――120 歐姆之間，則電壓擺動幅度為：3.5mA * 100 = 350mV ；3.5mA * 120 = 420m V 。
由邏輯"0 "電平變化到邏輯"1 "電平是需要時間的。由於LVDS 信號物理電平變化在0 .85――1 .55V 之間，其由邏輯"0"電平到邏輯"1 "電平變化的時間比TTL 電平要快得多，所以LVDS 更適合用來傳輸高速變化信號。其低壓特點，功耗也低.
三、抗干擾性
0--1電平表示：當輸出V+=350MA電流，V-=0ma電流，那么輸出的為高電平（在接收端的匹配電阻轉換為電壓值350mv），反之為低電平
擺幅VOD=共模差值350MV
在實際線路傳輸中，
V+總電流=A(交流350MA)+D(直流1.2V/100=12MA)-----當然了，最主要的還是差模電壓的交流信號
V-總電流=A(交流 0MA)+D(直流1.2V/100=12MA)-----當然了，最主要的還是差模電壓的交流信號
差值--（在100歐姆上的電壓）=[（350+12）-（0+12）]*100=0.35*100=0.35v=350mv
線路存在干擾，並且同時出現在差分線對上，
V+總電流=A(交流350MA)+D(直流1.2V/100=12MA) +G(干擾8ma)-----當然了，最主要的還是差模電壓的交流信號
V-總電流=A(交流 0MA)+D(直流1.2V/100=12MA）+G(干擾8ma)-----當然了，最主要的還是差模電壓的交流信號
差值--（在100歐姆上的電壓）=[（350+12+8）-（0+12+8）]*100=0.35*100=0.35v=350mv（由於干擾是加在差分線上的所以相等抵消了）. 噪聲被抑止掉。
上述可以形象理解差分方式抑止噪聲的能力。在實際芯片中，是在噪聲容限內，采用"比較"及"量化"來處理的。
LVDS 接收器可以承受至少±1V 的驅動器與接收器之間的地的電壓變化。由於LVDS驅動器典型的偏置電壓為+1.2V，地的電壓變化、驅動器偏置電壓以及輕度耦合到的噪聲之和，在接收器的輸入端相對於接收器的地是共模電壓。這個共模范圍是：+0.2V～+2.2 V 。建議接收器的輸入電壓范圍為：0V～+2.4V.
四、總結
LVDS（Low Voltage Differential Signaling)是一種低擺幅的差分信號技術，它使得信號能在差分PCB線對或平衡電纜上以幾百Mbps的速率傳輸，其低壓幅和低電流驅動輸出實現了低噪聲和低功耗。
幾十年來，5V供電的使用簡化了不同技術和廠商邏輯電路之間的接口。然而，隨着集成電路的發展和對更高數據速率的要求，低壓供電成為急需。降低供電電壓不僅減少了高密度集成電路的功率消耗，而且減少了芯片內部的散熱，有助於提高成度。
減少供電電壓和邏輯電壓擺幅的一個極好例子是低壓差分信號（LVDS）。LVDS物理接口使用1.2V偏置提供400mV擺幅的信號（使用差分信號的原因是噪聲以共模的方式在一對差分線上耦合出現，並在接收器中相減從而可消除噪聲）。LVDS驅動和接收器不依賴於特定的供電電壓，因此它很容易遷移到低壓供電的系統中去，而性能不變。作為比較，ECL和PECL技術依賴於供電電壓，ECL要求負的供電電壓，PECL參考正的供電電壓總線上電壓值（Vcc)而定。而ＧLVDS是一種發展中的標准尚未確定的新技術，使用500mV的供電電壓可提供250mV 的信號擺幅。不同低壓邏輯信號的差分電壓擺幅示於圖１。
LVDS在兩個標准中定義。IEEE P1596.3(1996年３月通過)，主要面向SCI(Scalable Coherent Interface)，定義了LVDS的電特性，還定義了SCI協議中包交換時的編碼；ANSI/EIA/EIA-644(1995年11月通過)，主要定義了LVDS的電特性，並建議了655Mbps的最大速率和1.823Gbps的無失真媒質上的理論極限速率。在兩個標准中都指定了與物理媒質無關的特性，這意味着只要媒質在指定的噪聲邊緣和歪斜容忍范圍內發送信號到接收器，接口都能正常工作。 LVDS具有許多優點：①終端適配容易；②功耗低；③具有fail-safe特性確保可靠性；④低成本；⑤高速傳送。這些特性使得LVDS在計算機、通信設備、消費電子等方面得到了廣泛應用。