library中的一個cell可以是一個standard cell，IO buffer，或者一個complex IP。其中包含area，functionality，timing，power等相關的信息。
一個cell的timing model：最基本的有兩類，Linear Timing Model，D=D0 + D1*S + D2*C。D0,D1,D2表示常數，S表示Transition time，
C表示output load capacitance。在亞微米尺寸(submicron 100nm--1um)下，誤差就會比較大。
Non-Linear Delay Model(NLDM)，delay用二維矩陣來表示，變量為Transition time和Capacitance。一般的矩陣大小為3*3
8*7等。其余值通過擬合的算法來實現。
CCSM與ECSM模型，1)NLDM中的output load只含capacitance。而CSM/ECSM中還包含interconnect resistance。NLDM中
通過其他方法可以得到一個equivalent effective capacitance，得到與RC相同的延時。
2)Composite Current Source(CCS)/Effective Current Source Model(ECSM)都是通過一個等效的電流源來更好的描
述output driver。
3)因為在90nm之下，input pin capacitance同時由input slew 和 output load來決定，所以在這兩個模型中
input cap是基於timing arc的，是transition time和output capacitance的矩陣。也稱作receive pin capacitance
而NLDM是基於pin的。
4)這兩個模型包含有Niose的信息。
但是工具讀起來會很慢，所以一般PR用NLDM，signoff用CCS/ECSM。
Slew Derating的概念，早期的很多slew都是10%-90%，而現在基本都到了30%-70%。所以會有一個slew derate factor的因
子，一般是0.5。library_transition_time * slew_derate才是最終的transition time。
在這些model中都會包含對power和leakage的描述。power與timing的類似。leakage的與State-Dependent Models類似。
Combinational Cells model：針對每一條timing arc(組合邏輯每有一路徑，就會多一時序弧)，如果是positive_unate,negetive_unate。都會有四個屬
性。cell_rise，rise_transition，cell_fall，fall_transition。分別表示上升沿和下降沿的propagate delay和slew。
如果是negetive_unate，輸入input，輸出應該使用fall_delay，fall_transition。反之亦然。
Sequential Cells model：timing arc有Setup check arc，Hold check arc，Recovery check arc，Removal check arc，CK-to-output propagation
delay arc。對應於timing_type。
1)其中Setup check arc和Hold check arc都有兩個屬性rise_constraint，fall_constraint，是data transition和
clock transition的函數。setup的值和hold的值都可以為負，但是setup value + hold value必須是正，表示數據必須穩定一段時間。
2)Recovery check arc，Removal check arc與setup和hold的時序弧描述差不多。data transition和clock transition的函數。
3)CK-to-output propagation delay arc。對應timing_type是FF的有效沿。timing_sence是non_unate。包含四個屬性，
cell_rise，cell_transition，cell_fall，cell_transition。關於clock transition和output capacitance的函數。
State-Dependent Models：timing arc的屬性依靠其他pin的狀態。用when描述狀態，sdf_cond應用在sdf的生成過程中。
一個cell可以有state-dependent和non-state-dependent兩種模型，在state的狀態不滿足時，使用non-state的模型。
state-dependent的模型可以用來描述power,leakage,transition time,rise/fall delay,timing constraints。
Black Box的Timing model接口：只關注接口的timing，而不關注內部的時序問題。
主要有四種時序弧。1)Input to output combinational arc, combinational logic paths timing arc
2)Input sequential arc, setup and hold timing arc
3)Asynchronous input arc, Recovery and removal timing arc
4)Output sequential arc, clock to pins ouput propagation delay arc