Altera FPGA中的pin簡介


  第一步要看的肯定是pin planner ,這個是黑金四代EP4CE15F17C8的視圖

    

  先就是發現他們pin有不同的顏色區域,分別對應不同的bank,應該是有的設計里面要求pin在同一個bank吧(首先這么猜想,后面再驗證),再看不同的圈圈三角形代表什么意思 View--> Pin Legend

                  

  圖中幾個棕色背景的pin就是使用過得,鼠標放到pin上就會自動顯示 pin name

  再后面就是all pin list 窗口

       

此窗口中可以指定pin位置,電壓,電流等一系列信息,每一個bank只有一種電壓,那么是不是指定多少電壓,電流就一定輸出這么多呢? 后續討論

細心的朋友會發現這個sda怎么沒有bank,我查了一下,發現我的tcl里面沒有對sda進行約束,Q對這個管腳做了一個隨機分配—— 這是一個USB的數據信號線。

 

網上有朋友簡要的說明了一下 :如果I/O standard設2.5V,但它的VREF是接1.8V那麼當然該I/O打不出2.5V。

              Current strength並非越大越好,過強的I/O驅動能力會導致較強的SSN與overshooting issue。但過弱的Current strength可能多顆FPGA互聯,或外接較多fan-out時會推不動

 

 


免責聲明!

本站轉載的文章為個人學習借鑒使用,本站對版權不負任何法律責任。如果侵犯了您的隱私權益,請聯系本站郵箱yoyou2525@163.com刪除。



 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM