sublime text的verilog插件——verilog automatic


這是我自己寫的一個插件,可以自動生成模塊端口,自動模塊實例化(需要ctags支持),自動加入實例化接口,加入文件頭,可以通過 package control安裝(搜verilog automatic即可),github地址:https://github.com /Tian-Changsong/Verilog-Automatic,歡迎大家使用和反饋。


免責聲明!

本站轉載的文章為個人學習借鑒使用,本站對版權不負任何法律責任。如果侵犯了您的隱私權益,請聯系本站郵箱yoyou2525@163.com刪除。



 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM