这是我自己写的一个插件，可以自动生成模块端口，自动模块实例化（需要ctags支持），自动加入实例化接口，加入文件头，可以通过 package control安装（搜verilog automatic即可），github地址：https://github.com /Tian-Changsong/Verilog-Automatic，欢迎大家使用和反馈。
免责声明！
本站转载的文章为个人学习借鉴使用，本站对版权不负任何法律责任。如果侵犯了您的隐私权益，请联系本站邮箱yoyou2525@163.com删除。