摘要 Xilinx自從加入到ARM陣營之后，越來越大力的推廣AMB了，越來越多的IP會支持AXI。最新版本是AXI4，發布於2010。需要從頭設計AXI 接口的人應該是去看AMB的spec，但是對於我自己來說，了解和學習Xilinx AXI IP或許更加實用。
這里只是做一些簡單的筆記，方便查閱，全面學習的話，只有看[1]啦。
1. AXI4 的三種接口: AXI4， AXI4-lite， AXI4-Stream
2. 可以在XPS里面添加 Chipscope Pro Analyzer AXI monitor來驗證AXI4
3. 在沒有processor的系統里面使用AXI，可以參看[2].
4. AXI4可以支持 Multi-channel TDATA，比如復數數據類型。
5. Page 18-20 AXI 特性介紹很有幫助。特別是Built-in data width (這個特性對於我的設計很有用的樣子)
Each master and slave connection can independently use data widths of 32, 64, 128,
256, 512, or 1024 bits wide:
- The internal crossbar can be configured to have a native data-width of 32, 64,
128, 256, 512, or 1024 bits.
- Data-width conversion is performed for each master and slave connection that
does not match the crossbar native data-width.
6. AXI master interface and slave interface 的頂層互聯
7. AXI的6種連接方式(AXI Interconnect Core Use Models) (這幾種模式都有典型的應用場合，特別值得關注)
Pass-through, Conversion only, N-to-1, 1-to-N, N-to-M (sparse crossbar mode, 或許很方便的幫組實現on chip memory 的 interleaving 訪問), M-to-N(shared access mode)
8. AXI DataMover enables high throughput transfer of data between AXI4 memory-mapped domain to the AXI-stream domain.
9. AXI Virtual FIFO controller 通過使用外部DRAM作為緩存，從而可以同時於與其他多個高帶寬數據流連接。典型的應用框圖如下
10. AXI Centralized DMA, 其中包含的AXI4 dataMover，可以實現Ethernet的stream數據和內部的AXI數據的傳輸。
AXI video IP結構也和這個設計類似。
參看文獻
[1] ug761_axi_reference_guide