關於Xilinx AXI Lite 源代碼分析---自建帶AXI接口的IP
首先需要注意此處寄存器數量的配置，它決定了slv_reg的個數。
讀寫數據，即是對寄存器slv_reg進行操作：
關於AXI寫數據的代碼
關於PS怎么通過函數讀取AXI總線上的數據，后面有例程進行解釋。
此always塊使用的總線時鍾，和總線上的復位信號，rlcd_rgb 存儲slv_reg0的數據，即:
PS-> slv_reg0(write)-> rlcd_rgb
以上操作即是： wlcd_xy -> reg_data_out -> axi_rdata, 將wlcd_xy的數據傳遞到AXI總線上，讓PS進行讀取。
AXI-Stream PS不支持，需要進行轉換。
第二個例子
PS寫寄存器slv_reg 然后控制clr, Tpr信號。
clr, Tpr 用來控制 Nstd的計數，時鍾采用的是總線時鍾
clr, Tpr 控制Ntest計數，采用的是被測時鍾FRE_i。