ARM處理器共有37個寄存器。其中包括：
**31個通用寄存器，包括程序計數器（PC）在內。這些寄存器都是32位寄存器。
**6個狀態寄存器。這些寄存器都是32位寄存器。
ARM處理器共有7種不同的處理器模式，每一種模式中都有一組相應的寄存器組。在任何時刻，可見的寄存器包括15個通用寄存器（R0-R14）,一個或兩個狀態寄存器及程序計數器（PC）。在所有的寄存器中，有些是各模式公用一個物理寄存器，有一些寄存器各模式擁有自己獨立的物理寄存器。
****************************************************
通用寄存器
***************************************************8
通用寄存器分為以下三類：備份寄存器、未備份寄存器、程序計數器PC
未備份寄存器
未備份寄存器包括R0-R7。對於每一個未備份寄存器來說，所有處理器模式下都是使用同一個物理寄存器。未備份寄存器沒有被系統用於特別的用途，任何可采用通用寄存器的場合都可以使用未備份寄存器。
備份寄存器
對於R8-R12備份寄存器來說，每個寄存器對應兩個不同的物理寄存器。系統為將備份寄存器用於任何的特殊用途，但是當中斷處理非常簡單，僅僅使用R8-R14寄存器時，FIQ處理程序可以不必執行保存和恢復中斷現場的指令，從而可以使中斷處理非常迅速。
對於R13,R14備份寄存器來說，每個寄存器對應六個不同的物理寄存器，其中的一個是系統模式和用戶模式共用的；另外的五個對應於其他的五種處理器模式。采用下面的記號來區分各個物理寄存器：
R13_<MODE>
其中MODE可以是下面幾種模式之一：usr,svc,abt,und,irq,fiq
程序計數器PC
可以作為一般的通用寄存器使用，但有一些指令在使用R15時有一些限制。由於ARM采用了流水線處理器機制，當正確讀取了PC的值時，該值為當前指令地址值加上8個字節。也就是說，對於ARM指令集來說，PC指向當前指令的下兩條指令的地址。由於ARM指令是字對齊的，PC值的第0位和第一位總為 0。
需要注意的是，當使用str/stm保存R15時，保存的可能是當前指令地址值加8個字節，也可能保存的是當前指令地址值加12個字節。到底哪種方式取決於芯片的具體設計。對於用戶來說，盡量避免使用STR/STM指令來保存R15的值。
當成功的向R15寫入一個數值時，程序將跳轉到該地址執行。由於ARM指令是字對齊的，寫入R15的值應滿足bits[1:0]為0b00，具體要求arm個版本有所不同：
**對於arm3以及更低的版本，寫入R15的地址值bits[1:0]被忽略，即寫入r15的地址值將與0xFFFF FFFC做與操作。
**對於ARM4以及更高的版本，程序必須保證寫入R15的地址值bits[1:0]為0b00，否則將產生不可預知的后果。
對於Thumb指令集來說，指令是班子對齊的，處理器將忽略bit[0]。
***************************************************************
程序狀態寄存器
***************************************************************
CPSR(當前程序狀態寄存器)在任何處理器模式下被訪問。它包含了條件標志位、中斷禁止位、當前處理器模式標志以及其他的一些控制和狀態位。每一種處理器
模式下都有一個專用的物理狀態寄存器，稱為SPSR（備份程序狀態寄存器）
。當特定的異常中斷發生時，這個寄存器用於存放當前程序狀態寄存器的內容。在異常中斷退出時，可以用SPSR來恢復CPSR。由於用戶模式和系統模式不是異常
中斷模式，所以他沒有SPSR。當用戶在用戶模式或系統模式訪問SPSR，將產生不可預知的后果。
CPSR格式如下所示。SPSR和CPSR格式相同。
31 30 29 28 27 26 7 6 5 4 3 2 1 0
N Z C V Q DNM(RAZ) I F T M4 M3 M2 M1 M0
***條件標志位***
N——本位設置成當前指令運算結果的bit[31]的值。當兩個表示的有符號整數運算時，n=1表示運算結果為負數，n=0表示結果為正書或零。
z——z=1表示運算的結果為零；z=0表示運算的結果不為零。對於CMP指令，Z=1表示進行比較的兩個數大小相等。
C——下面分四種情況討論C的設置方法：
在加法指令中（包括比較指令CMP），當結果產生了進位,則C=1,表示無符號運算發生上溢出；其他情況C=0。
在減法指令中（包括減法指令CMP），當運算中發生錯位，則C=0，表示無符號運算數發生下溢出；其他情況下C=1。
對於包含移位操作的非加鹼運算指令，C中包含最后一次溢出的的位的數值
對於其他非加減運算指令，C位的值通常不受影響
V——對於加減運算指令，當操作數和運算結果為二進制的補碼表示的帶符號數時，V=1表示符號為溢出；通常其他指令不影響V位。
***Q標識位***
在ARM V5的E系列處理器中，CPSR的bit[27]稱為q標識位，主要用於指示增強的dsp指令是否發生了溢出。同樣的spsr的bit[27]位也稱為q標識位，用於在異常中
斷發生時保存和恢復CPSR中的Q標識位。
在ARM V5以前的版本及ARM V5的非E系列的處理器中，Q標識位沒有被定義。
***CPSR中的控制位***
CPSR的低八位I、F、T、M[4:0]統稱為控制位。當異常中斷發生時這些位發生變化。在特權級的處理器模式下，軟件可以修改這些控制位。
**中斷禁止位：當I=1時禁止IRQ中斷，當F=1時禁止FIQ中斷
**T控制位：T控制位用於控制指令執行的狀態，即說明本指令是ARM指令還是Thumb指令。對於ARM V4以更高版本的T系列ARM處理器，T控制位含義如下：
T=0表示執行ARM指令
T=1表示執行Thumb指令
對於ARM V5以及更高版本的非T系列處理器，T控制位的含義如下
T=0表示執行ARM指令
T=1表示強制下一條執行的指令產生未定指令中斷
***M控制位***
M控制位控制處理器模式，具體含義如下：
M[4:0] 處理器模式 可訪問的寄存器
ob10000 user pc,r14~r0,CPSR
0b10001 FIQ PC,R14_FIQ-R8_FIQ,R7~R0,CPSR,SPSR_FIQ
0b10010 IRQ PC,R14_IRQ-R13_IRQ,R12~R0,CPSR,SPSR_IRQ
0B10011 SUPERVISOR PC,R14_SVC-R13_SVC,R12~R0,CPSR,SPSR_SVC
0b10111 ABORT PC,R14_ABT-R13_ABT,R12~R0,CPSR,SPSR_ABT
0b11011 UNDEFINEED PC,R14_UND-R8_UND,R12~R0,CPSR,SPSR_UND
0b11111 SYSTEM PC,R14-R0,CPSR(ARM V4以及更高版本）
***CPSR中的其他位***
這些位用於將來擴展。應用軟件不要操作這些位。
在ARM體系中通常有以下3種方式控制程序的執行流程：
**在正常執行過程中，每執行一條ARM指令，程序計數器(PC)的值加4個字節；每執行一條Thumb指令，程序計數器寄存器(PC)加2個字節。整個過程是按順序執行
。
**跳轉指令，程序可以跳轉到特定的地址標號處執行，或者跳轉到特定的子程序處執行。其中,B指令用於執行跳轉操作；BL指令在執行跳轉操作同時，保存子程
序的返回地址；BX指令在執行跳轉操作同時，根據目標地址為可以將程序切換到Thumb狀態；BLX指令執行3個操作，跳轉到目標地址處執行，保存子程序的返回
地址，根據目標地址為可以將程序切換到Thumb狀態。
**當異常中斷發生時，系統執行完當前指令后，將跳轉到相應的異常中斷處理程序處執行。當異常中斷處理程序執行完成后，程序返回到發生中斷指令的下條指令處執行。在進入異常中斷處理程序時，要保存被中斷程序的執行現場，從異常中斷處理程序退出時，要恢復被中斷程序的執行現場。
ARM中異常中斷的種類
**復位（RESET)**
當處理器復位引腳有效時，系統產生復位異常中斷，程序跳轉到復位異常中斷處理程序處執行。復位異常中斷通常用在下面幾種情況下：系統加電時；系統復位時；跳轉到復位中斷向量處執行成為軟復位。
**未定義的指令**
當ARM處理器或者是系統中的協處理器認為當前指令未定義時，產生未定義的指令異常中斷，可以通過改異常中斷機制仿真浮點向量運算。
**軟件中斷**
這是一個由用戶定義的中斷指令。可用於用戶模式下的程序調用特權操作指令。在實時操作系統中可以通過該機制西線系統功能調用。
**指令與取終止（PrefechAbort)**
如果處理器預取的指令的地址不存在，或者該地址不允許當前指令訪問，當被預取的指令執行時，處理器產生指令預取終止異常中斷。
**數據訪問終止（DATAABORT）
如果數據訪問指令的目標地址不存在，，或者該地址不允許當前指令訪問，處理器產生數據訪問終止異常中斷
**外部中斷請求(IRQ)**
當處理器的外部中斷請求引腳有效，而且CPSR的寄存器的I控制位被清除時，處理器產生外部中斷請求異常中斷。系統中個外設通過該異常中斷請求處理服務。
**快速中斷請求（FIQ）**
當處理器的外部快速中斷請求引腳有效，而且CPSR的F控制位被清除時，處理器產生外部中斷請求異常中斷
異常中斷向量表及異常中斷優先級
中斷向量表指定了個異常中斷及其處理程序的對應關系。他通常存放在存儲地址的低端。在ARM體系中，異常中斷向量表的大小為32字節，其中每個異常中斷占據4個字節大小，保留了4個字節空間。
每個異常中斷對應的中斷向量表中的4個字節的空間中存放了一個跳轉指令或者一個向PC寄存器中賦值的數據訪問指令。通過這兩種指令，程序將跳轉到相應的異常中斷處理程序處執行。當幾個異常中斷同時發生時，就必須按照一定的次序來處理這些異常中斷。
各個異常中斷的中斷向量地址以及中斷的處理優先級
中斷向量地址 異常中斷類型 異常中斷模式 優先級（6最低）
0x00 復位 特權模式 1
0x04 未定義的指令 未定義指令終止模式 6
0x08 軟件中斷 特權模式 6
0x0C 指令預取終止 終止模式 5
0x10 數據訪問終止 終止模式 2
0x14 保留 未使用 未使用
0x18 外部中斷請求 IRQ模式 4
0x1C 快速中斷請求 FIQ模式 3
在應用程序中安裝異常中斷處理程序
1.使用跳轉指令：可以在異常中斷對應異常向量表中特定位置放置一條跳轉指令，直接跳轉到該異常中斷的處理程序。這種方法有一個缺點，即只能在32M空間范圍內跳轉。
2. 使用數據讀取指令LDR：使用數據讀取指令LDR向程序計數器PC中直接賦值。這種方法分為兩步：先將異常中斷處理程序的絕對地址存放在存放在距離向量表 4KB范圍內的一個存儲單元中；再使用數據讀取指令LDR將該單元的內容讀取到程序計數器PC中。 **在系統復位時安裝異常中斷處理程序**
1.地址0x00處為ROM的情況
使用數據讀取指令LDR示例如下所示：
Vector_Init_Block
LDR PC, Reset_Addr
LDR PC, Undefined_Addr
LDR PC, SW_Addr
LDR PC, Prefeth_Addr
LDR PC, Abort_Addr
NOP
LDR PC, IRQ_Addr
LDR PC, FIQ_Addr
Reset_Addr DCD Start_Boot
Undefined_Addr DCD Undefined_Handle
SW_Addr DCD SWI_Handle
Prefeth_Addr DCD Prefeth_Handle
Abort_Addr DCD Abort_Handle
DCD 0
IRQ_Addr DCD IRQ_Handle
FIQ_Addr DCD FIQ_Handle
使用跳轉指令的示例如下所示：
Vector_Init_Block
BL Reset_Handle
BL DCD Undefined_Handle
BL SWI_Handle
BL Prefeth_Handle
BL Abort_Handle
NOP
BL IRQ_Handle
BL FIQ_Handle
2.地址0x00處為RAM的情況
地址0x00處為RAM時，中斷向量表必須使用數據讀取指令直接指向PC中賦值的形式。而且，必須使用下面的代碼巴中斷向量表從ROM中復制到RAM中地址0x00開始處的存儲空間中：
MOV r8,#0
ADR r9,Vector_Init_Block
;復制中斷向量表（8字）
LDMIA r9!,(r0-r7)
STMIA r8!,(r0-r7)
;復制保存各中斷處理函數地址的表（8字words）
LDMIA r9!,(r0-r7)
STMIA r8!,(r0-r7)
*********************************************
ARM存儲系統概述
*********************************************
ARM存儲系統的體系結構適應不同的嵌入式應用系統的需要差別很大。最簡單的存儲系統使用平辦事的地址映射機制，就像一些簡單的彈片機系統中一樣，地址空間的分配方式是固定的，系統各部分都使用物理地址。而一些復雜系統可能包括下面的一種或幾種技術，從而提供更為強大的存儲系統。
**系統中可能包含多種類型的存儲器，如FLASH,ROM,RAM,EEPROM等，不同類型的存儲器的速度和寬度等各不相同。
**通過使用CACHE及WRITE BUFFER技術縮小處理器和存儲系統速度差別，從而提高系統的整體性能。
**內存管理部件通過內存映射技術實現虛擬空間到物理空間的映射。在系統加電時，將ROM/FLASH影射為地址0，這樣可以進行一些初始化處理；當這些初始化完成后將RAM地址影射為0，並把系統程序加載到RAM中運行，這樣很好地解決了嵌入式系統的需要。
**引入存儲保護機制，增強系統的安全性。
**引入一些機制保證I/O操作應設成內存操作后，各種I/O操作能夠得到正確的結果。
**與存儲系統相關的程序設計指南**
本節從外部來看ARM存儲系統，及ARM存儲系統提供的對外接口。本節介紹用戶通過這些接口來訪問ARM存儲系統時需要遵守的規則。
1.地址空間
ARM體系使用單一的和平板地址空間。該地址空間大小為2^32個8位字節，這些字節的單元地址是一個無符號的32位數值，其取值范圍為0~2^32-1。ARM地址空間也可以看作是2^30個32位的字單元。這些字單元的地址可以被4整除，也就是說該地址低兩位為0b00。地址為A的字數據包括地址為A、A+1、A+3、A+3 4個字節單元的內容。
各存儲單元的地址作為32為無符號數，可以進行常規的整數運算。這些運算的結果進行2^32取模。
程序正常執行時，每執行一條ARM指令，當前指令計數器加4個字節；每執行一條Thumb指令，當前指令計數器加2個字節。但是，當地址上發生溢出時，執行結果將是不可預知的。
2.存儲器格式
在ARM中，如果地址A是字對齊的，有下面幾種：
**地址為A的字單元包括字節單元A,A+1,A+2,A+3。
**地址為A的班子單元包括字節單元A,A+1。
**地址為A+2的半字單元包括字節單元A+2,A=3.
**地址為A的字單元包括半字節單元A，A+2。
在big-endian格式中，對於地址為a的字單元其中字節單元由高位到低位字節順序為A,A+1,A=2，A+3;這種存儲器格式如下所示：
31 24 23 16 15 8 7 0
--------------------------------------------------------------------
字單元A |
--------------------------------------------------------------------
半字單元A | 半字單元A+2 |
--------------------------------------------------------------------
字節單元A | 字節單元A+1 | 字節單元A+2 | 字節單元A+3|
--------------------------------------------------------------------
在little-endian格式中，對於地址為A的字單元由高位到低位字節順序為A+3,A+2,A+1,A，這種存儲格式如下所示
31 24 23 16 15 8 7 0
--------------------------------------------------------------------
字單元A |
--------------------------------------------------------------------
半字單元A+2 | 半字單元A |
--------------------------------------------------------------------
字節單元A+3 |字節單元A+2 | 字節單元A+1 | 字節單元A |
--------------------------------------------------------------------
在ARM系統中沒有提供指令來選擇存儲器格式。如果系統中包含標准的ARM控制協處理器CP15，則CP15的寄存器C1的位[7]決定系統中存儲器的格式。當系統復位時，寄存器C1的[7]值為零，這時系統中存儲器格式為little-endian格式。如果系統中采用的是big-endian格式，則復位異常中斷處理程序中必須設置c1寄存器的[7]位。
3.非對齊的存儲訪問操作
非對齊：位於arm狀態期間，低二位不為0b00；位於Thumb狀態期間，最低位不為0b0。
3.1非對齊的指令預取操作
如果系統中指定當發生非對齊的指令預取操作時，忽略地址中相應的位，則由存儲系統實現這種忽略。
3.2非對齊的數據訪問操作
對於LOAD/STORE操作，系統定義了下面3中可能的結果：
***執行結果不可預知
***忽略字單元地址低兩位的值，即訪問地址為字單元；忽略半字單元最低位的值，即訪問地址為半字單元。
***由存儲系統忽略字單元地址中低兩位的值，半字單元地址最低位的值。
4.指令預取和自修改代碼
當用戶讀取PC計數器的值時，返回的是當前指令下面的第二條指令的地址。對於ARM指令來說，返回當前指令地址值加8個字節；對於Thumb指令來說，返回值為當前指令地址值加4個字節。
自修改代碼指的是代碼在執行過程中修改自身。應盡量避免使用。
5.存儲器映射的I/O空間
在ARM中，I/O操作通常被影射為存儲器操作。通常需要將存儲器映射的I/O空間設置成非緩沖的。