ARM处理器共有37个寄存器。其中包括：
**31个通用寄存器，包括程序计数器（PC）在内。这些寄存器都是32位寄存器。
**6个状态寄存器。这些寄存器都是32位寄存器。
ARM处理器共有7种不同的处理器模式，每一种模式中都有一组相应的寄存器组。在任何时刻，可见的寄存器包括15个通用寄存器（R0-R14）,一个或两个状态寄存器及程序计数器（PC）。在所有的寄存器中，有些是各模式公用一个物理寄存器，有一些寄存器各模式拥有自己独立的物理寄存器。
****************************************************
通用寄存器
***************************************************8
通用寄存器分为以下三类：备份寄存器、未备份寄存器、程序计数器PC
未备份寄存器
未备份寄存器包括R0-R7。对于每一个未备份寄存器来说，所有处理器模式下都是使用同一个物理寄存器。未备份寄存器没有被系统用于特别的用途，任何可采用通用寄存器的场合都可以使用未备份寄存器。
备份寄存器
对于R8-R12备份寄存器来说，每个寄存器对应两个不同的物理寄存器。系统为将备份寄存器用于任何的特殊用途，但是当中断处理非常简单，仅仅使用R8-R14寄存器时，FIQ处理程序可以不必执行保存和恢复中断现场的指令，从而可以使中断处理非常迅速。
对于R13,R14备份寄存器来说，每个寄存器对应六个不同的物理寄存器，其中的一个是系统模式和用户模式共用的；另外的五个对应于其他的五种处理器模式。采用下面的记号来区分各个物理寄存器：
R13_<MODE>
其中MODE可以是下面几种模式之一：usr,svc,abt,und,irq,fiq
程序计数器PC
可以作为一般的通用寄存器使用，但有一些指令在使用R15时有一些限制。由于ARM采用了流水线处理器机制，当正确读取了PC的值时，该值为当前指令地址值加上8个字节。也就是说，对于ARM指令集来说，PC指向当前指令的下两条指令的地址。由于ARM指令是字对齐的，PC值的第0位和第一位总为 0。
需要注意的是，当使用str/stm保存R15时，保存的可能是当前指令地址值加8个字节，也可能保存的是当前指令地址值加12个字节。到底哪种方式取决于芯片的具体设计。对于用户来说，尽量避免使用STR/STM指令来保存R15的值。
当成功的向R15写入一个数值时，程序将跳转到该地址执行。由于ARM指令是字对齐的，写入R15的值应满足bits[1:0]为0b00，具体要求arm个版本有所不同：
**对于arm3以及更低的版本，写入R15的地址值bits[1:0]被忽略，即写入r15的地址值将与0xFFFF FFFC做与操作。
**对于ARM4以及更高的版本，程序必须保证写入R15的地址值bits[1:0]为0b00，否则将产生不可预知的后果。
对于Thumb指令集来说，指令是班子对齐的，处理器将忽略bit[0]。
***************************************************************
程序状态寄存器
***************************************************************
CPSR(当前程序状态寄存器)在任何处理器模式下被访问。它包含了条件标志位、中断禁止位、当前处理器模式标志以及其他的一些控制和状态位。每一种处理器
模式下都有一个专用的物理状态寄存器，称为SPSR（备份程序状态寄存器）
。当特定的异常中断发生时，这个寄存器用于存放当前程序状态寄存器的内容。在异常中断退出时，可以用SPSR来恢复CPSR。由于用户模式和系统模式不是异常
中断模式，所以他没有SPSR。当用户在用户模式或系统模式访问SPSR，将产生不可预知的后果。
CPSR格式如下所示。SPSR和CPSR格式相同。
31 30 29 28 27 26 7 6 5 4 3 2 1 0
N Z C V Q DNM(RAZ) I F T M4 M3 M2 M1 M0
***条件标志位***
N——本位设置成当前指令运算结果的bit[31]的值。当两个表示的有符号整数运算时，n=1表示运算结果为负数，n=0表示结果为正书或零。
z——z=1表示运算的结果为零；z=0表示运算的结果不为零。对于CMP指令，Z=1表示进行比较的两个数大小相等。
C——下面分四种情况讨论C的设置方法：
在加法指令中（包括比较指令CMP），当结果产生了进位,则C=1,表示无符号运算发生上溢出；其他情况C=0。
在减法指令中（包括减法指令CMP），当运算中发生错位，则C=0，表示无符号运算数发生下溢出；其他情况下C=1。
对于包含移位操作的非加碱运算指令，C中包含最后一次溢出的的位的数值
对于其他非加减运算指令，C位的值通常不受影响
V——对于加减运算指令，当操作数和运算结果为二进制的补码表示的带符号数时，V=1表示符号为溢出；通常其他指令不影响V位。
***Q标识位***
在ARM V5的E系列处理器中，CPSR的bit[27]称为q标识位，主要用于指示增强的dsp指令是否发生了溢出。同样的spsr的bit[27]位也称为q标识位，用于在异常中
断发生时保存和恢复CPSR中的Q标识位。
在ARM V5以前的版本及ARM V5的非E系列的处理器中，Q标识位没有被定义。
***CPSR中的控制位***
CPSR的低八位I、F、T、M[4:0]统称为控制位。当异常中断发生时这些位发生变化。在特权级的处理器模式下，软件可以修改这些控制位。
**中断禁止位：当I=1时禁止IRQ中断，当F=1时禁止FIQ中断
**T控制位：T控制位用于控制指令执行的状态，即说明本指令是ARM指令还是Thumb指令。对于ARM V4以更高版本的T系列ARM处理器，T控制位含义如下：
T=0表示执行ARM指令
T=1表示执行Thumb指令
对于ARM V5以及更高版本的非T系列处理器，T控制位的含义如下
T=0表示执行ARM指令
T=1表示强制下一条执行的指令产生未定指令中断
***M控制位***
M控制位控制处理器模式，具体含义如下：
M[4:0] 处理器模式 可访问的寄存器
ob10000 user pc,r14~r0,CPSR
0b10001 FIQ PC,R14_FIQ-R8_FIQ,R7~R0,CPSR,SPSR_FIQ
0b10010 IRQ PC,R14_IRQ-R13_IRQ,R12~R0,CPSR,SPSR_IRQ
0B10011 SUPERVISOR PC,R14_SVC-R13_SVC,R12~R0,CPSR,SPSR_SVC
0b10111 ABORT PC,R14_ABT-R13_ABT,R12~R0,CPSR,SPSR_ABT
0b11011 UNDEFINEED PC,R14_UND-R8_UND,R12~R0,CPSR,SPSR_UND
0b11111 SYSTEM PC,R14-R0,CPSR(ARM V4以及更高版本）
***CPSR中的其他位***
这些位用于将来扩展。应用软件不要操作这些位。
在ARM体系中通常有以下3种方式控制程序的执行流程：
**在正常执行过程中，每执行一条ARM指令，程序计数器(PC)的值加4个字节；每执行一条Thumb指令，程序计数器寄存器(PC)加2个字节。整个过程是按顺序执行
。
**跳转指令，程序可以跳转到特定的地址标号处执行，或者跳转到特定的子程序处执行。其中,B指令用于执行跳转操作；BL指令在执行跳转操作同时，保存子程
序的返回地址；BX指令在执行跳转操作同时，根据目标地址为可以将程序切换到Thumb状态；BLX指令执行3个操作，跳转到目标地址处执行，保存子程序的返回
地址，根据目标地址为可以将程序切换到Thumb状态。
**当异常中断发生时，系统执行完当前指令后，将跳转到相应的异常中断处理程序处执行。当异常中断处理程序执行完成后，程序返回到发生中断指令的下条指令处执行。在进入异常中断处理程序时，要保存被中断程序的执行现场，从异常中断处理程序退出时，要恢复被中断程序的执行现场。
ARM中异常中断的种类
**复位（RESET)**
当处理器复位引脚有效时，系统产生复位异常中断，程序跳转到复位异常中断处理程序处执行。复位异常中断通常用在下面几种情况下：系统加电时；系统复位时；跳转到复位中断向量处执行成为软复位。
**未定义的指令**
当ARM处理器或者是系统中的协处理器认为当前指令未定义时，产生未定义的指令异常中断，可以通过改异常中断机制仿真浮点向量运算。
**软件中断**
这是一个由用户定义的中断指令。可用于用户模式下的程序调用特权操作指令。在实时操作系统中可以通过该机制西线系统功能调用。
**指令与取终止（PrefechAbort)**
如果处理器预取的指令的地址不存在，或者该地址不允许当前指令访问，当被预取的指令执行时，处理器产生指令预取终止异常中断。
**数据访问终止（DATAABORT）
如果数据访问指令的目标地址不存在，，或者该地址不允许当前指令访问，处理器产生数据访问终止异常中断
**外部中断请求(IRQ)**
当处理器的外部中断请求引脚有效，而且CPSR的寄存器的I控制位被清除时，处理器产生外部中断请求异常中断。系统中个外设通过该异常中断请求处理服务。
**快速中断请求（FIQ）**
当处理器的外部快速中断请求引脚有效，而且CPSR的F控制位被清除时，处理器产生外部中断请求异常中断
异常中断向量表及异常中断优先级
中断向量表指定了个异常中断及其处理程序的对应关系。他通常存放在存储地址的低端。在ARM体系中，异常中断向量表的大小为32字节，其中每个异常中断占据4个字节大小，保留了4个字节空间。
每个异常中断对应的中断向量表中的4个字节的空间中存放了一个跳转指令或者一个向PC寄存器中赋值的数据访问指令。通过这两种指令，程序将跳转到相应的异常中断处理程序处执行。当几个异常中断同时发生时，就必须按照一定的次序来处理这些异常中断。
各个异常中断的中断向量地址以及中断的处理优先级
中断向量地址 异常中断类型 异常中断模式 优先级（6最低）
0x00 复位 特权模式 1
0x04 未定义的指令 未定义指令终止模式 6
0x08 软件中断 特权模式 6
0x0C 指令预取终止 终止模式 5
0x10 数据访问终止 终止模式 2
0x14 保留 未使用 未使用
0x18 外部中断请求 IRQ模式 4
0x1C 快速中断请求 FIQ模式 3
在应用程序中安装异常中断处理程序
1.使用跳转指令：可以在异常中断对应异常向量表中特定位置放置一条跳转指令，直接跳转到该异常中断的处理程序。这种方法有一个缺点，即只能在32M空间范围内跳转。
2. 使用数据读取指令LDR：使用数据读取指令LDR向程序计数器PC中直接赋值。这种方法分为两步：先将异常中断处理程序的绝对地址存放在存放在距离向量表 4KB范围内的一个存储单元中；再使用数据读取指令LDR将该单元的内容读取到程序计数器PC中。 **在系统复位时安装异常中断处理程序**
1.地址0x00处为ROM的情况
使用数据读取指令LDR示例如下所示：
Vector_Init_Block
LDR PC, Reset_Addr
LDR PC, Undefined_Addr
LDR PC, SW_Addr
LDR PC, Prefeth_Addr
LDR PC, Abort_Addr
NOP
LDR PC, IRQ_Addr
LDR PC, FIQ_Addr
Reset_Addr DCD Start_Boot
Undefined_Addr DCD Undefined_Handle
SW_Addr DCD SWI_Handle
Prefeth_Addr DCD Prefeth_Handle
Abort_Addr DCD Abort_Handle
DCD 0
IRQ_Addr DCD IRQ_Handle
FIQ_Addr DCD FIQ_Handle
使用跳转指令的示例如下所示：
Vector_Init_Block
BL Reset_Handle
BL DCD Undefined_Handle
BL SWI_Handle
BL Prefeth_Handle
BL Abort_Handle
NOP
BL IRQ_Handle
BL FIQ_Handle
2.地址0x00处为RAM的情况
地址0x00处为RAM时，中断向量表必须使用数据读取指令直接指向PC中赋值的形式。而且，必须使用下面的代码巴中断向量表从ROM中复制到RAM中地址0x00开始处的存储空间中：
MOV r8,#0
ADR r9,Vector_Init_Block
;复制中断向量表（8字）
LDMIA r9!,(r0-r7)
STMIA r8!,(r0-r7)
;复制保存各中断处理函数地址的表（8字words）
LDMIA r9!,(r0-r7)
STMIA r8!,(r0-r7)
*********************************************
ARM存储系统概述
*********************************************
ARM存储系统的体系结构适应不同的嵌入式应用系统的需要差别很大。最简单的存储系统使用平办事的地址映射机制，就像一些简单的弹片机系统中一样，地址空间的分配方式是固定的，系统各部分都使用物理地址。而一些复杂系统可能包括下面的一种或几种技术，从而提供更为强大的存储系统。
**系统中可能包含多种类型的存储器，如FLASH,ROM,RAM,EEPROM等，不同类型的存储器的速度和宽度等各不相同。
**通过使用CACHE及WRITE BUFFER技术缩小处理器和存储系统速度差别，从而提高系统的整体性能。
**内存管理部件通过内存映射技术实现虚拟空间到物理空间的映射。在系统加电时，将ROM/FLASH影射为地址0，这样可以进行一些初始化处理；当这些初始化完成后将RAM地址影射为0，并把系统程序加载到RAM中运行，这样很好地解决了嵌入式系统的需要。
**引入存储保护机制，增强系统的安全性。
**引入一些机制保证I/O操作应设成内存操作后，各种I/O操作能够得到正确的结果。
**与存储系统相关的程序设计指南**
本节从外部来看ARM存储系统，及ARM存储系统提供的对外接口。本节介绍用户通过这些接口来访问ARM存储系统时需要遵守的规则。
1.地址空间
ARM体系使用单一的和平板地址空间。该地址空间大小为2^32个8位字节，这些字节的单元地址是一个无符号的32位数值，其取值范围为0~2^32-1。ARM地址空间也可以看作是2^30个32位的字单元。这些字单元的地址可以被4整除，也就是说该地址低两位为0b00。地址为A的字数据包括地址为A、A+1、A+3、A+3 4个字节单元的内容。
各存储单元的地址作为32为无符号数，可以进行常规的整数运算。这些运算的结果进行2^32取模。
程序正常执行时，每执行一条ARM指令，当前指令计数器加4个字节；每执行一条Thumb指令，当前指令计数器加2个字节。但是，当地址上发生溢出时，执行结果将是不可预知的。
2.存储器格式
在ARM中，如果地址A是字对齐的，有下面几种：
**地址为A的字单元包括字节单元A,A+1,A+2,A+3。
**地址为A的班子单元包括字节单元A,A+1。
**地址为A+2的半字单元包括字节单元A+2,A=3.
**地址为A的字单元包括半字节单元A，A+2。
在big-endian格式中，对于地址为a的字单元其中字节单元由高位到低位字节顺序为A,A+1,A=2，A+3;这种存储器格式如下所示：
31 24 23 16 15 8 7 0
--------------------------------------------------------------------
字单元A |
--------------------------------------------------------------------
半字单元A | 半字单元A+2 |
--------------------------------------------------------------------
字节单元A | 字节单元A+1 | 字节单元A+2 | 字节单元A+3|
--------------------------------------------------------------------
在little-endian格式中，对于地址为A的字单元由高位到低位字节顺序为A+3,A+2,A+1,A，这种存储格式如下所示
31 24 23 16 15 8 7 0
--------------------------------------------------------------------
字单元A |
--------------------------------------------------------------------
半字单元A+2 | 半字单元A |
--------------------------------------------------------------------
字节单元A+3 |字节单元A+2 | 字节单元A+1 | 字节单元A |
--------------------------------------------------------------------
在ARM系统中没有提供指令来选择存储器格式。如果系统中包含标准的ARM控制协处理器CP15，则CP15的寄存器C1的位[7]决定系统中存储器的格式。当系统复位时，寄存器C1的[7]值为零，这时系统中存储器格式为little-endian格式。如果系统中采用的是big-endian格式，则复位异常中断处理程序中必须设置c1寄存器的[7]位。
3.非对齐的存储访问操作
非对齐：位于arm状态期间，低二位不为0b00；位于Thumb状态期间，最低位不为0b0。
3.1非对齐的指令预取操作
如果系统中指定当发生非对齐的指令预取操作时，忽略地址中相应的位，则由存储系统实现这种忽略。
3.2非对齐的数据访问操作
对于LOAD/STORE操作，系统定义了下面3中可能的结果：
***执行结果不可预知
***忽略字单元地址低两位的值，即访问地址为字单元；忽略半字单元最低位的值，即访问地址为半字单元。
***由存储系统忽略字单元地址中低两位的值，半字单元地址最低位的值。
4.指令预取和自修改代码
当用户读取PC计数器的值时，返回的是当前指令下面的第二条指令的地址。对于ARM指令来说，返回当前指令地址值加8个字节；对于Thumb指令来说，返回值为当前指令地址值加4个字节。
自修改代码指的是代码在执行过程中修改自身。应尽量避免使用。
5.存储器映射的I/O空间
在ARM中，I/O操作通常被影射为存储器操作。通常需要将存储器映射的I/O空间设置成非缓冲的。