参考 　　《手把手教你设计CPU——RISC-V处理器篇》 先给出不用if-else和case的原因 　　Verilog中的if-else和case语法存在两大缺点： 不能 ...

1、处理器核、Core、处理器、CPU的区别 　　严格来说“处理器核”和“ Core ”是指处理器内部最核心的部分，是真正的处理器内核；而“处理器”和“CPU往往是一个完整的 SoC，包含了处理器内 ...