第六课时：Vivado实现策略
1. Directive opt design是逻辑优化 power_opt功耗的优化 新的特征 Directive 不同的directive，意味着不同的算法 effort l ...
花费 16 ms
第十六课时：虚拟时钟
input delay和output delay一般用的都是primary clock 1. 为什么使用虚拟的时钟 PPT1 多个输入时钟 多个FPGA内部生成时钟 PP ...
第一课时：Vivado设计流程与使用模式
1. ISE和Vivado的不同之处 XST：综合 NGDBuild MAP PAR：实现 TRCE：静态时序分析 BitGen：比特文件生成 每一步的运行需要前一步的文件： 2. ...
第三课时：基于Xsim的逻辑仿真
仿真流程 ## 行为及的仿真 综合后仿真，可以不做 时序仿真（大的设计时序仿真占据很长时间） Vivado仿真工具 采用第三方仿真工具，需要对仿真库进行编译 PPT1 ...