第十六课时:虚拟时钟


input delay和output delay一般用的都是primary clock

1. 为什么使用虚拟的时钟

PPT1

  • 多个输入时钟
  • 多个FPGA内部生成时钟

PPT2

虚拟时钟不会绑定任何的引脚

dinb用的是MMCM倍频的时钟

PPT3

2. 创建虚拟时钟的方式

PPT1

PPT2

3. 报告虚拟时钟

4. 带有虚拟时钟的建立时间报告

PPT1

PPT2

5. 保持时间总结

PPT1

PPT2


免责声明!

本站转载的文章为个人学习借鉴使用,本站对版权不负任何法律责任。如果侵犯了您的隐私权益,请联系本站邮箱yoyou2525@163.com删除。



 
粤ICP备18138465号  © 2018-2025 CODEPRJ.COM