結束了對xilinx-arm-linux交叉編譯鏈安裝后，總結一下整個過程，方便后來的研究者們，少走點彎路。 關於xilinx-arm-linux交叉編譯鏈的安裝，網上一搜一大把，可是有的資料中的資 ...

　　前面已經詳細介紹了從PL端如何用AXI總線去控制DDR的讀寫，並且從AXI_BRESP的返回值來看，我們也是成功寫入了的。但是沒有通過別的方式來驗證寫入的數據的話，總是感覺差了點什么。 　　今天 ...

　　有了前面的一堆鋪墊。現在終於開始正式准備讀寫DDR了，開發環境：VIVADO2014.2 + SDK。 　　一、首先要想在PL端通過AXI去控制DDR，我們必須要有一個AXI master ...

　　之前的項目和培訓中，都只用到了AXI-Lite或者AXI-Stream，對於AXI-FULL知之甚少，主要是每次一看到那么多接口信號就望而卻步了。 　　現在為了調試DDR，痛下決心要把AXI-F ...

　　上一節說到了DDR尋址的問題，如下圖： 　　從官方文檔上我們看到了DDR的地址是從0008_0000開始的，那么我們開始修改Xilinx給我們提供的IP核代碼。其實很簡單，上一節已經分析了地 ...

PS-PL之間的AXI 接口分為三種：• 通用 AXI（General Purpose AXI） — 一條 32 位數據總線，適合 PL 和 PS 之間的中低速通信。接口是透傳的不帶緩沖。總共有四個通 ...

終於可以上手Zedboard了，裝完ISE,Vivano就已經花了半天時間了。下午開始，按照《嵌入式軟硬件協同設計實戰指南》這本書，一步步往下走········ 首先在SD卡分區上就出現了問題： ...