花費 36 ms
Verilog HDL數組(存儲器)操作

本文從本人的163博客搬遷至此。 引用了http://blog.sina.com.cn/s/blog_9424755f0101rhrh.html Verilog HDL中常采用數組方式來對存儲器進 ...

Thu Dec 13 19:37:00 CST 2018 0 2737
目標反射回波檢測算法及其FPGA實現 之一:算法概述

目標反射回波檢測算法及其FPGA實現之一:算法概述 前段時間,接觸了一個聲吶目標反射回波檢測的項目。聲吶接收機要實現的核心功能是在含有大量噪聲的反射回波中,識別出發射機發出的激勵信號的回波。 ...

Mon Aug 13 20:31:00 CST 2018 2 1208

 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM