【設計要求】 實現占空比為50%的奇數分頻器(示例以三分頻為例). 【原理分析】 在進行數字電路設計的過程中,分頻器是設計中使用頻率較高的一種基本設計之一,雖然很多廠家都提供特定的電路模塊對時鍾 ...

從delphi 3 開始，就可以支持使用webbroke 技術開發基於web 服務器。當時主要是支持CGI和ISAPI. CGI 其實就是一個類似控制台的可執行程序，將其放入web 服務器的可執 ...

...

在Verilog中，parameter既不屬於變量范疇也不屬於線網范疇，經常用來定義一個標志符代表一個常量，所以參數的值在仿真運行的過程中不能進行修改。但是通過使用參數，可以提高程序的可讀性、可復用 ...

用delphi6+Apache 開發動態網站(一) -------創建一個簡單的網頁 隨着Intern ...

1 基本概念 在數字實現過程中，延遲一般有以下幾種： 分布式延遲（Distributed Delays） 一般用來指定模塊內部信號通過邏輯單元或者線網耗費的時間。 模塊路徑延遲（Module ...

分析說明: initial"塊"在仿真開始時執行,開啟進程procedure_0,創建一個對應的可執行的線程.該進程中開啟了5個進程(ini_p ...

本文主要介紹HDL語言中常用的邏輯強度模型,並且以Verilog示例為主,最后介紹VHDL中常用的各種邏輯值系統.Verilog中提供了大量的模型用於模擬具體的硬件電路,例如and,or,nmos等, ...

0 丑話說在前邊 RHS：運算符（= or <=）右側的表達式 LHS：運算符（= or <=）左側的表達式 競爭（Race Condition）：在同一仿真時間槽（time-slo ...

VCD(ValueChange Dump)是用ASCII記錄了被選擇信號在仿真過程中的變化情況,同時還記錄了一些測試向量生成時的仿真信息,例如仿真時間精度等.目前常用的VCD主要有兩種格式: 四值格 ...