FPGA內部動態可重置PLL講解（一）

SDRAM驅動需要兩個時鍾，一個是控制時鍾，一個是驅動時鍾，這兩個時鍾有一個相位差，如何產生高精度的時鍾是SDRAM能夠正常工作的關鍵，采用FPGA內部動態可重置PLL生成SDRAM所需要的時鍾頻 ...

Spartan6系列之GTP Transceiver的介紹與使用

1. 什么是GTP transceiver？ 　　GTP transceiver是FPGA里一種線速度達500Mb/sà6.6Gb/s的收發器，利用FPGA內部可編程資源可對其進行靈活地 ...

DSM小數分頻PLL(一)

DSM小數分頻PLL 為了實現鎖相環的小數分頻以及較優的噪聲性能，需要使用delta sigma modulation技術。 從網上搜了個verilog代碼，目前只看完累加器部分，代碼有問題，糾結了 ...