學HDL避免不了的要用到modelsim，遺憾的是至今也沒怎么用，昨天下載了modelsim裝上了，鼓搗破解鼓搗了一陣子。 我是一個軟件控，除非是對就器件不支持或者有明顯bu ...

本篇文章為轉載，寫的不錯，最近在學modelsim仿真，網上的教程很亂，把自己認為不錯的整理貼出來，后面有機會會寫個詳細點的。 1. 設定仿真工具 選擇你需要的工具。 2. 自動產生測試激 ...

問題： 什么是鎖存器？ 什么時候出現鎖存器？ 鎖存器對電路有什么影響？ 如何在FPGA設計中避免鎖存器？ 在FPGA設計中應該避免鎖存器.實際上，鎖存器與D觸發器實現的邏輯功能基本相同 ...

針對性整理下FPGA選型問題 一、獲取芯片資料： 要做芯片的選型，首先就是要對有可能要面對的芯片有整體的了解，也就是說要盡可能多的先獲取芯片的資料。現在FPGA主要有4個生產廠家，ALTERA，X ...

Vivado 中的增量設計會重新利用已有的布局布線數據來縮短運行時間，並生成可預測的結果。當設計有 95% 以上的相似度時，增量布局布線的運行時間會比一般布局布線平均縮短2倍。若相似度低 ...

之前調試一塊FPGA板卡，上電后總是無法正常工作。 現象：nSTATUS指示燈不停的閃爍，測試用的LED（FPGA的GPIO）無法點亮，即FPGA沒有進入正常工作狀態。 調試過程： 1、 ...

原語，其英文名為primitive，是FPGA廠商針對其器件特征開發的一系列常用模塊的名稱。原語是FPGA芯片中基本元件，代表FPGA中實際擁有的硬件邏輯單元，如LUT，D觸發器，RAM等。相當於軟件 ...

前言： 鑒於一般ADI的AD、DA、時鍾類的芯片應用的比較廣泛，正好手上的一塊板子上有三片ADI的芯片，都是SPI的接口。就想到設計一個比較通用的SPI Master，希望可以做到基本通用。 ...

Altera的RAM初始化文件格式是mif和hex. QuartusII自帶的RAM初始化工具很方便產生初始化文件。 Xilinx的RAM初始化文件格式是coe, 在vivado中軟件會將coe文件 ...

作者：zzssdd2 E-mail：zzssdd2@foxmail.com 一、需求描述 MCU需要接收來自CPLD的升級固件數據 CPLD對MCU只進行發 ...