原文:Allegro靜態銅皮避讓問題

使用Allegro的人都知道,Allegro的銅分為靜態和動態,我的設計習慣是需要滿足載流地方一般使用靜態銅皮,避免設計過程中因為打孔把銅皮割裂,這是靜態銅皮的一個特性,不會自動避讓,強制打孔或者走線在靜態銅上會產生DRC報錯,我們就很方便的看出這邊不能打孔,但是我們也可以手動去進行避讓。 相反動態銅皮最大的優勢就是自動避讓,但是這樣就容易造成我們需要滿足載流的地方的銅皮被割裂。下面我們先來看看 ...

2019-09-25 10:45 0 1209 推薦指數:

查看詳情

allegro 動態銅皮合並/靜態銅皮合並

allegro 動態銅皮合並/靜態銅皮合並 第一步:目標銅皮,兩個銅皮有重疊的地方 第二步:用鼠標左鍵點擊兩塊銅皮 ...

Thu Mar 31 19:01:00 CST 2022 0 694
allegro 講解動態銅皮靜態銅皮的區別99

allegro 講解動態銅皮靜態銅皮的區別99 動態銅皮會自動避讓,它會根據規則約束器里進行避讓靜態銅皮不會避讓,就算產生DRC就算短路,它也不避讓。 設計完成后,把動態銅皮設置成靜態 銅皮,主要是針對一些電源網絡。如果有其他的網絡過孔,打到對應得銅皮上面,銅皮 ...

Wed Oct 06 01:51:00 CST 2021 0 194
.brd文件與Cadence Allegro關聯問題

為了雙擊打開.brd文件,需要Allegro與.brd文件進行關聯,這里使用了Windows常用的方式,主要問題在於Allegro.exe文件的尋找。 選擇一個.brd文件——右鍵打開——從已安裝程序列表中選擇程序(S)——瀏覽——安裝目錄\Cadence\SPB_16.6\tools\pcb ...

Thu Nov 29 21:25:00 CST 2018 0 746
Cadence Allegro導網表的錯誤問題解決

Allegro導入網表的時候,有時候會出現這樣一個錯誤問題,如下: ------ Oversights/Warnings/Errors ------ #1 ERROR(SPMHNI-235): Error detected saving design. ERROR ...

Mon Jul 01 07:36:00 CST 2013 0 7543
Cadence Allegro生成光繪文件無板框數據的問題

最近使用Cadence Allegro畫一款PCB,光繪gerber文件交PCB廠家后,廠家文件審核反饋未找到板框文件。查檢發現有Outline.art文件,但Outline.art文件內確實無板框圖形。Cadence17.4版本與16.x版本不同,Cadence公司似乎不再建議使用Board ...

Mon Jan 11 21:23:00 CST 2021 0 345
 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM