【轉】Xilinx FPGA ChipScope的ICON/ILA/VIO核使用
版權聲明：本文為博主原創文章，遵循 CC 4.0 BY-SA 版權協議，轉載請附上原文出處鏈接和本聲明。 本文鏈接： https:// ...
原文：FPGA中IBERT核的應用(轉）
https: wenku.baidu.com view a d b ec d bbfd a f .html 必看 摘要 IBERT即集成式比特誤碼率測試儀，是Xilinx專門用於具有高速串行接口的 FPGA芯片的調試和交互式配置工具。文中介紹了IBTERT基本功能 實現原理，並結合實例闡述用IBTERT調試 FPGA時的具體方法和調試步驟。 關鍵詞 誤碼率測試儀 高速串行接口 眼圖 隨着高速數字 ...
2018-10-24 22:30 0 2088 推薦指數：
相關推薦
IBERT for GTY中兩點總結
Status: Done 🙌 在IBERT測試中需要注意的有以下兩個要點： 1.System Clock的選擇 在UI配置Clock Settings中有對System Clock的選擇，所謂“System Clock”查手冊理解為該IP core工作所需時鍾，跟GT口沒有直接關系，主要 ...
FPGA的軟核、硬核以及固核的概念
現在的FPGA設計，規模巨大而且功能復雜，因此設計的每一個部分都從頭開始是不切實際的。一種解決的辦法是：對於較為通用的部分可以重用現有的功能模塊，而把主要的時間和資源用在設計中的那些全新的、獨特的部分。這就像是你在開發應用程序的時候就不用直接去寫驅動物理硬件的代碼，而是直接調用Windows提供 ...
FPGA 之 VGA的IP核編寫
做一個簡單的VGA 640*480 超了一天半， 整整七天才搞定，不過也很開心了！ 加油努力..... 主要分成三個文件: VGA.v 主文件, 同時調用FIFO vga_timi ...
FPGA內部IP核DDS
項目當中需要正弦信號與余弦信號，首先想到了DDS芯片，例如AD9833、AD9834。由於還需要用FPGA 做一些數據處理，后來干脆直接用FPGA 內部的DDSIP核，同時根據IP核內部的相位累加端口，設置觸發信號，使得觸發信號更加准時，並且通過PSD 算法計算有效值，相位差更小，精度 ...
SVM中核函數種類與選擇（轉）
為何需要核函數： http://www.blogjava.net/zhenandaci/archive/2009/03/06/258288.html 建議他的文章都仔細看一下 核函數的類型： 常用的四種核函數對應的公式如下： 先粘貼一下，以后有經驗了再自己總結 ...
FPGA開發全攻略——IP核
原文鏈接： FPGA開發全攻略連載之十三：FPGA實戰開發技巧（13） 5.7 FPGA設計的IP和算法應用 基於IP的設計已成為目前FPGA設計的主流方法之一，本章首先給出IP的定義，然后以FFT IP核為例，介紹賽靈思IP核的應用。 5.7.1 IP核綜述 IP ...
FPGA學習筆記之FIFO IP核
FIFO總結文檔 何為FIFO .？ FIFO(First In First Out ) 先進先出是一個常用於數據緩存的一個數據緩沖器。 fifo主要有WRREQ（寫信號）W ...