--------------------------------------------------------------------------------------------------------------------------
使用ChipScope有兩種方式：
第一種，使用CoreInsert，可參考下面鏈接：
這種方法可以快速的使用ICON和ILA核，以及ATC2核，而且不必修改原代碼。缺點是不能使用其他核，如VIO核。以及用ILA觀測信號時，有的可能被綜合器綜合掉的信號就觀察不到了。
第二種，使用Generator的方法，可參考下面鏈接，是一個Verilog的使用教程。
官方推薦使用方法二，在工程中添加IP核，然后例化到程序中，需要修改原代碼，但可以使用所有ChipScope核，且使用靈活。
下面，使用方法二，使用VHDL來完成ICON/ILA/VIO的使用，相關工程文件可從這下載：
http://download.csdn.net/detail/sundonga/8284747
1. 以一個8位的加法器為例，寫好加法器的代碼后，先加入一個ICON核
2. 設置ICON核的參數，由於要與一個ILA核和一個VIO核相連，因此控制口選擇2，如下圖。
3. 添加ILA核，選擇一組觀測，且一組觀測8位，用來觀測我的8位加法器的值。
4. 添加VIO核，設置8個虛擬輸入，8個虛擬輸出，8個輸入接加法器的8位，輸出只用了一位接reset。
5. 添加完IP核之后，可以看到工程中除了自己原來寫的VHDL和UCF文件，多了三個IP核文件。
6. 之后寫一個頂層文件，將mycounter/ICON/ILA/VIO全部例化、連接。然后綜合布線，最后點擊左下角Analyze Design Using ChipScope。
7. 開發板上電，按圖中所示找到設備，加載.bit文件。會看到Device0中有ILA核和VIO核。
8. 雙擊左側VIO核，設置虛擬輸入AsyncIn[0]為按鈕，即可實現虛擬的reset鍵。
9. 雙擊左側Waveform，再單擊上方小三角可抓波形，當然我這里沒有設置觸發，也可以先設置好觸發后再抓波形
10. 將加法器的輸出建立BUS后，可以使用Bus Plot查看，可以看到是0~255的循環，且使用虛擬輸入可清0。
