C6678的PLL模塊設置
這部分講解的是Main PLL和 PLL Controller的配置，主要介紹怎樣提供DSP核 C66X CorePac需要的工作時鍾；C6678除了Main PLL，還有 DDR3 PLL、PASS PLL。 1、Keystone1架構 C6678: Main PLL and PLL ...
原文：關於C6678的網口問題
C Keystone 架構的GbE switch subsystem如圖所示： 從圖中可以看到MAC層與物理層PHY芯片的連接接口是由SGMII SerDES構成，SGMII是以太網MAC與PHY之間的媒體接口，SerDES為可編程的串行接口，為差分輸入輸出。 網上很多資料說SGMII接口電器特性與SerDES兼容，可以配置成串行接口，可以直接與PHY芯片連接，但是C 為什么設計成SGMII S ...
2017-12-08 10:16 0 1514 推薦指數：
相關推薦
DSP c6678的啟動方式
C6678是多核處理器，有8個核。每個核都有其獨立的32KB的L1P，32KB的L1D以及512KB的L2，此外8個核還有4M的共享的MSM，接口資源包括SRIO，PCIe,Hyperlink,Gigabit Ethernet(GbE),EMIF,TSIP,UART,I2C,SPI接口。針對 ...
CPU緩存學習及C6678緩存使用總結（知識歸納）
作者注： 1.本篇博客內容是本人在學習cpu緩存原理時進行的學習總結，參考了多處相關資源（書籍，視頻，知乎回答等），參考出處標注在內容最后。 2.由於 ...
基於單XCVU9P+雙DSP C6678的雙FMC接口 100G光纖傳輸加速計算卡
一、板卡概述 板卡包括一片Xilinx FPGA XCVU9P,兩片 TI 多核DSP TMS320C6678及其控制管理芯片CFPGA.設計芯片滿足工業級要求。 FPGA VU9P 需要外接4路QSFP+(100Gbps)及其兩個FMC HPC接口。DSP需要外接兩路千兆以太網 ...
網口綠燈不亮的問題
網口的Led等的設置狀態弄反了。查看FE PHY地址配置寄存器0x20050094，發現FE PHY ...
6678的SRIO初始化問題
首先，FPGA的SRIO初始化需要配合DSPSRIO初始化同步進行。並且FPGA的SRIO初始化時間要早於DSP的SRIO初始化。 所以這就涉及一個同步的問題。 需要先運行FPGA的SRIO初始化，然后DSP運行SRIO初始化，兩方配合完成SRIO初始化。 但是如果純粹去計算啟動時間，每個 ...
網口轉串口
client.py com.py client.c server.c ...