DDR2（4）：對DDR2 IP再次封裝
生成 DDR2 IP 后就可以使用了，網絡上也很多直接對 DDR2 IP 操作的例程，但其實這樣還不夠好，我們可以對這個 DDR2 IP 進行再次封裝，讓它變得更加好用。現在試着封裝一下，之前的 DDR2 IP 名字就是 DDR2.v，這個封裝就命名為 DDR2_burst，其主要作用是完成 ...
原文：在使用FPGA來控制DDR3/DDR2 IP 的時候兩個錯誤的解決辦法
對於熟悉Intel FPGA的老 gong 司 cheng 機 shi 來說，外部存儲器的控制早已是輕車熟路，但是對於新手，DDR DDR 的IP使用也許並沒有那么簡單，不過沒關系，駿龍的培訓網站 www.fpgadesign.cn 上有免費的視頻教程可以幫助大家快速的熟悉DDR DDR IP核的使用。今天我來分享下在使用DDR DDR 的IP時常有新手遇到的兩個錯誤的解決辦法。 Error : ...
2017-10-12 18:21 0 1758 推薦指數：
相關推薦
FPGA DDR3調試
FPGA DDR3調試 Spartan6 FPGA芯片中集成了MCB硬核，它可以支持到DDR3。在Xilinx的開發工具Xilinx ISE中提供了MIG IP核，設計者可以用它來直接生成 DDR3 控制器設計模塊，並通過 MIG 的 GUI 圖形界面完成相關配置。 首先，建立ISE工程 ...
FPGA設計之——DDR3
一、硬件設計 1、DDR3顆粒一側，控制線、地址線線序不能交換； 2、DDR3顆粒一側，數據線可隨意交換； 3、FPGA一側，控制線、地址線、數據線均有專用引腳，需全部按要求連接。 這樣一是為了硬件布線能通，二是保證了FPGA分配引腳時不會亂，按照專用引腳規定的分配即可 ...
如何區分DDR1 DDR2 DDR3內存條
DDR1,DDR2,DDR3內存條（DDR是Double Data Rate雙倍速率同步動態隨機存儲器的英文縮寫）就是俗稱的一二三代內存條。這三種內存條工藝不同，接口不同，性能不同，互不兼容。要區分它們，也不難。 台式機內存: 1、如果要我說哪種內存條最好區分，我會選DDR1，也就是一代 ...
MIG IP控制DDR3讀寫測試
本文設計思想采用明德揚至簡設計法。在高速信號處理場合下，很短時間內就要緩存大量的數據，這時片內存儲資源已經遠遠不夠了。DDR SDRAM因其極高的性價比幾乎是每一款中高檔FPGA開發板的首選外部存儲芯片。DDR操作時序非常復雜，之所以在FPGA開發中用途如此廣泛，都要得意於MIG IP核。網上 ...
Xilinx DDR2 IP核使用
1、關於IP核參數配置 最重要的一項就是關於端口的設置，可根據實際需要自由設置讀、寫端口。 2、功能仿真 生成IP核后，請切換到圖示所在路徑，打開sim.do文件 修改Xilinx glbl.v所在的文件路徑，然后打開Modelsim，切換 ...
使用Cyclone IV控制DDR2
根據你的DDR2手冊配置好megacore，megacore會生成一個example top； 在quartus中運行megacore生成的xxx_pin_assignments.tcl，指定DDR2 Pin的IO Standard； 在Pin Planner中將DDR2引腳指定到side ...
DDR3 DDR4 FPGA實現
基於7系列、virtex6等xilinx器件的MIG ip核設計DDR3/4讀寫控制器，以及基於arria 10器件的DDR4讀寫控制；DDR3/4的設計，設計的關鍵點是提高DDR3/4的訪問效率，目前設計的性能可以達到DDR3/4理論帶寬的80%左右；另一個設計關鍵點是可移植性高，以及用戶 ...