ddr3調試經驗分享（四）——KC705_MIG_axi接口
前面已經把DDR用app接口的方式控制住了，結果這個工程確要用microblaze。所以還要接到axi上。於是又來了一段苦逼的路程。 要用axi控制ddr，先得把接口給弄清楚了，各個接口干嘛的。把mig上的axi接口全部復制出來。再一個個的查 ...
原文：ddr3調試經驗分享（五）——KC705_MIG時鍾清單
最近阿威也在玩MIG ，然后對我問了一大堆問題，主要針對MIG的時鍾。后來發現自己理解得還是不夠。這么一討論更加清晰了，做個筆記吧。 第一個時鍾，也就是MIG 對DDR接口的時鍾。因為我用的是ddr ，K 的器件。所以選擇了 M，那么也就是說我請求的MIG對ddr接口的速率是 M M 雙沿，所以乘 下面有一個 : ， 證明MIG 輸出到app接口上的時鍾ui clk 是 M M 。這里為啥是灰色 ...
2017-06-15 11:13 2 3664 推薦指數：
相關推薦
ddr3調試經驗分享（三）——KC705_MIG_app接口設計
網上有位大神寫了《xilinx平台DDR3設計教程之XX篇》，一共五篇。稍微百度一下就能出來。最后也給出了具體的app接口的控制方式，只是沒有code而已。這里做個小筆記，表示自己的實現方案 ddr3_app_ctrl 是app控制器 wdata_in 僅僅是將 16bit的有效數據 ...
ddr3調試經驗分享（二）——KC705上的ddr3初始化不成功
最近在玩KC705上的ddr3.開始信誓旦旦的說要自己寫controller。 於是開始讀datasheet，在鎂光的官網上弄了一個ddr3 的module的仿真模型，仿真讀寫有效的之后就屁顛屁顛的跑的群里問大家這個clock怎么匹配。然后才知道有PHY這個東西，不用PHY就玩ddr ...
ddr3調試經驗分享（一）——modelsim實現對vivado中的MIG ddr3的仿真
Vivado中的MIG已經集成了modelsim仿真環境，是不是所有IP 都有這個福利呢，不知道哦，沒空去驗證。 第一步：使用vivado中的MIG IP生成一堆東西 ，這個過程自己百度。或者是ug586有step by step 的，so easy。 生成之后是這樣子 ...
xilinx vivado DDR3 MIG IP核中系統時鍾、參考時鍾解釋及各個時鍾的功能詳解
注：在使用xilinx的MIG 核時，會有許多關於時鍾的配置，時間長了容易混淆，特意記錄一下為以后快速回憶，如有錯誤請留言指正。 0、先貼出來DDR3的時鍾樹，這個圖展示了參考時鍾設置的強制規定。 1、Clock Period ，是設置DDR3的工作頻率，這個速率與FPGA的速度等級 ...
MIG IP控制DDR3讀寫測試
本文設計思想采用明德揚至簡設計法。在高速信號處理場合下，很短時間內就要緩存大量的數據，這時片內存儲資源已經遠遠不夠了。DDR SDRAM因其極高的性價比幾乎是每一款中高檔FPGA開發板的首選外部存儲芯片。DDR操作時序非常復雜，之所以在FPGA開發中用途如此廣泛，都要得意於MIG IP核。網上 ...
FPGA DDR3調試
FPGA DDR3調試 Spartan6 FPGA芯片中集成了MCB硬核，它可以支持到DDR3。在Xilinx的開發工具Xilinx ISE中提供了MIG IP核，設計者可以用它來直接生成 DDR3 控制器設計模塊，並通過 MIG 的 GUI 圖形界面完成相關配置。 首先，建立ISE工程 ...
DDR3調試總結
DDR3調試總結 本文為原創，轉載請注明作者與出處 http://blog.csdn.net/hanfei_1/article/details/70546010 以前同是DDR3的無知少年，由於項目需求、工作需要，有幸深入研究DDR3，中間也確實歷經各種盲目階段，查詢資料、建立 ...