原文:lattice_ddr3調試經驗分享(二)官方testbench分析

在lattice ddr 調試經驗分享 一 建立工程與仿真博客中已經實現工程的建立以及仿真。后來公司還真的需要用lattice的FPGA。所以需要對這個example進行分析了。 打開 test mem ctrl.v 這個就是tb的頂層了。當然,lattice的很多東西和xilinx的沒法比,代碼質量也是一樣的。lattice除了便宜其他都不好。然而.......... 好了,言歸正傳,不吐槽了。 ...

2017-06-09 15:38 0 1827 推薦指數:

查看詳情

ddr3調試經驗分享(二)——KC705上的ddr3初始化不成功

  最近在玩KC705上的ddr3.開始信誓旦旦的說要自己寫controller。   於是開始讀datasheet,在鎂光的官網上弄了一個ddr3 的module的仿真模型,仿真讀寫有效的之后就屁顛屁顛的跑的群里問大家這個clock怎么匹配。然后才知道有PHY這個東西,不用PHY就玩ddr ...

Wed Apr 05 20:03:00 CST 2017 1 1930
LatticeDDR IP核使用調試筆記之工程建立

DDR3的IP核的使用相當重要,尤其是對視頻處理方面。 下面接收DDR3 的IP 核的生成步驟。 1、 選擇DDR IP核的生成路徑、名字以及哪種語言之后就可以設置DDR IP 的參數了。 2、選擇存儲大小,可以選擇1G、2G ...

Mon Mar 14 23:30:00 CST 2016 0 1640
ddr3調試經驗分享(五)——KC705_MIG時鍾清單

最近阿威也在玩MIG ,然后對我問了一大堆問題,主要針對MIG的時鍾。后來發現自己理解得還是不夠。這么一討論更加清晰了,做個筆記吧。 第一個時鍾,也就是MIG 對DDR接口的時鍾。因為我用的是ddr3,K7的器件。所以選擇了800M,那么也就是說我請求 ...

Thu Jun 15 19:13:00 CST 2017 2 3664
ddr3調試經驗分享(四)——KC705_MIG_axi接口

  前面已經把DDR用app接口的方式控制住了,結果這個工程確要用microblaze。所以還要接到axi上。於是又來了一段苦逼的路程。   要用axi控制ddr,先得把接口給弄清楚了,各個接口干嘛的。把mig上的axi接口全部復制出來。再一個個的查 ...

Wed May 24 20:19:00 CST 2017 0 2798
ddr3調試經驗分享(三)——KC705_MIG_app接口設計

  網上有位大神寫了《xilinx平台DDR3設計教程之XX篇》,一共五篇。稍微百度一下就能出來。最后也給出了具體的app接口的控制方式,只是沒有code而已。這里做個小筆記,表示自己的實現方案 ddr3_app_ctrl 是app控制器 wdata_in 僅僅是將 16bit的有效數據 ...

Sat May 13 00:59:00 CST 2017 5 2541
 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM