杭電acm刷題順序
最近興趣來了，閑暇之余，回顧大學期間刷過的杭電acm那些入門級別的題，以此鞏固基礎知識！ 以下參考刷題順序，避免入坑 原文傳送門：https://blog.csdn.net/liuqiyao_01/article/details/8477645 堅持刷題，提升自己的代碼 ...
原文：(轉)小心FPGA的JTAG口(上電和下電順序)
同志們，根據ALTERA官方FAE 現場應用工程師 的強烈建議，請注意不要隨意帶電插拔你的JTAG下載接口，否則會損壞FPGA芯片的JTAG口信號管腳。現象：在排除了下載線的問題后，還是不能訪問FPGA的JTAG口，那么很有可能你的FPGA芯片的JTAG口已經損壞。此時請用萬用表檢查TCK，TMS，TDO和Tdi是否和GND短路，如果任何一個信號對地短路則表示JTAG信號管腳已經損壞。原因分析：我 ...
2016-12-14 15:31 2 1532 推薦指數：
相關推薦
在Ubuntu 18.04下使用Vivado Jtag加載FPGA
在Ubuntu 18.04下使用Vivado Jtag加載FPGA，發現找不到器件。 Vivado Hardware Manager找不到器件的記錄信息： 根據相關文檔，收到執行命令，安裝JTAG電纜驅動，再拔插JTAG電纜驅動，再在Vivado里，能找到FPGA器件。下面是安裝記錄 ...
京東電商推薦系統實踐【轉】
原文地址：https://www.infoq.cn/article/1OkKmb_gEYNR3YqC9RcW 今天為大家分享下京東電商推薦系統實踐方面的經驗，主要包括： 簡介 排序模塊 實時更新 召回和首輪排序 實驗平台 簡介 說到推薦系統，最經典的就是協同 ...
自協商的過程（反思插入光轉電模塊）
層,這意味着光口的協商必須先建立鏈路同步以后才可以進行協商。因為電口和光口自協商方式的不同，所以一邊使用光轉電時 ...
Zynq的電源上電順序--PL端&PS端
因為ZYNQ 的PS 和PL 部分的電源有上電順序的要求，在電路設計中，按照ZYQN 的電源要求設計，上電依次為1.0V -> 1.8V -> 1.5 V -> 3.3V -> VCCIO，下圖為電源的電路設計： ZYNQ芯片的電源分PS系統 ...
[原創]FPGA JTAG工具設計(一)
先來看不同JTAG方案，下載配置QSPI Flash所耗時間 基於FTDI方案，JTAG下載時間為494sec 基於Cypress方案，JTAG下載時間為674sec 詳細的燒寫過程：FTDI方案，TotalTime=1455sec，24.25分鍾 ...
[原創]FPGA JTAG工具設計(二)
經過前期打樣 基於FT2232H的JTAG &UART板級已經初步形成 在Viado環境和ISE(13.2+)環境可以使用 速度支持10MHz/15MHz/30MHz 在ISE iMpact下載 可進行JTAG 時鍾切換 // *** BATCH CMD ...
FPGA JTAG接口保護電路
手頭上兩塊FPGA開發板（黑金和正點原子）的FPGA接口部分設計略有不同，黑金的開發板特別在接口上加了保護電路。如圖： 使用BAT54鉗位。 查了下網上確實有人反映ALTERA的FPGA的JTAG接口IO容易損壞，有人懷疑了ALTERA為了省成本將內部鉗位電路優化 ...