今天，魏屌出了一道題，題目如下： 定義一個大頭序的byte[]a={-1,-2,-3,-4}，轉換成short[]b.問b[0]和b[1]分別是多少？ 乍一看，這題不難，無非就是移位操作，再進行組 ...

起到拼接作用 例如：{col_reg,row_reg}，就是把col_reg和row_reg數據為拼接在一起. ...

1、符號擴展：當用更多的內存存儲某一個有符號數時，由於符號位位於該數的第一位，擴展之后，符號位仍然需要位於第一位，所以，當擴展一個負數的時候需要將擴展的高位全賦為1；對於正數而言，符號擴展和零擴展是一樣的，因為符號位就是0。 比如一個用一個8位二進制表示-1，則是10000001 ...

前言 一直以為parameter 的位寬是無限的，其實不然。 流程： 仿真一下就知道啦： 用處： 精准控制位寬理論上會占用更少的內存，其他好像並沒有什么卵用，注意不要越界，我這里系統默認32bit位寬。 以上。 ...

類型轉換 verilog中，任何類型的任何數值都用來給任何類型賦值。verilog使用賦值語句自動將一種類型的數值轉換為另一種類型。 例如，當一個wire類型賦值給一個reg類型的變量時，wire類型的數值（包括四態數值，電平強度，多驅動解析）自動轉換為reg類型（有4態數值 ...

緣起於p1課下alu算數位移設計。查了好多資料，最后發現還是主要在翻譯官方文檔。浪費了超多時間啊，感覺還是沒搞透，還是先以應用為導向放一放，且用且歸納 1.表達式位寬 expression bit length 身為硬件描述語言，Verilog表達式運算過程中必然要嚴肅考慮位寬問題 ...

　　Verilog中的有符號計數，一般是自己定義的而不是像C語言之類的定義一個有符號變量就好了。所以，要想在FPGA的世界里隨心所欲的進行有符號運算，必須先對補碼有一個很好的認知，然后再注意Verilog中編程的幾個特性，兩者缺一不可。 　　對補碼初步的認識： 　　1、正數的補碼與源碼相同 ...

; wave2_out也是有符號的wire signed [19:0] wave2 ...