前言
一直以為parameter 的位寬是無限的，其實不然。
流程：
仿真一下就知道啦：
用處：
精准控制位寬理論上會占用更少的內存，其他好像並沒有什么卵用，注意不要越界，我這里系統默認32bit位寬。
以上。
免責聲明！
本站轉載的文章為個人學習借鑒使用，本站對版權不負任何法律責任。如果侵犯了您的隱私權益，請聯系本站郵箱yoyou2525@163.com刪除。
猜您在找
Verilog中變量位寬注意
Verilog數據位寬不同時的運算
Verilog定義計算位寬的函數clogb2
【Verilog】表達式位寬與符號判斷機制
verilog中符號位的擴展問題
Verilog 帶parameter參數的例化
system verilog中的類型轉換（type casting）、位寬轉換（size casting）和符號轉換（sign casting）
Verilog中給參數化位寬（可變位寬）的變量賦值：賦全0，賦全1，賦全Z，賦全x
verilog中定義的parameter參數的引用
[轉]Verilog 中 define parameter localparam的區別