Xilinx與Altera的FPGA基本結構
從1985年Xilinx公司推出第一片FPGA到現在，FPGA的使用已經有近30年的歷史了。目前主流市場的FPGA主要還是Xilinx和Altera兩大系列，下面分別來介紹下它們各自的基本結構組成。 Xilinx的FPGA主要由以下單元結構組成：可配置邏輯塊（CLB）、時鍾管理模塊（CMT ...
原文：Xilinx Altera FPGA中的邏輯資源（Slices VS LE)比較
前言 經常有朋友會問我， 我這個方案是用A家的FPGA還是X家的FPGA呢 他們的容量夠不夠呢 他們的容量怎么比較呢 當然，在大部分時候，我在給客戶做設計的時候，直接會用到最高容量的產品，因為我們的產品對成本不敏感。不過，在此還是比較一下兩家的產品，簡單寫寫一些自己的想法，供大家參考，如有不對的地方，還請指正 進入正題 要比較Xilinx和Altera的FPGA，就要清楚兩個大廠FPGA的結構，由 ...
2015-07-28 12:59 0 6278 推薦指數：
相關推薦
FPGA基礎之邏輯單元（LE or LC）的基本結構
原帖地址： https://blog.csdn.net/a8039974/article/details/51706906/ 邏輯單元在FPGA器件內部，是完成用戶邏輯的最小單元。邏輯單元在ALTERA叫作（Logic Element，LE）LE，在XILNX中叫作LC(LOGIC ...
Altera FPGA中的pin簡介
第一步要看的肯定是pin planner ，這個是黑金四代EP4CE15F17C8的視圖 先就是發現他們pin有不同的顏色區域，分別對應不同的bank，應該是有的設計里面要求p ...
Xilinx FPGA復位邏輯處理小結（轉）
Xilinx FPGA復位邏輯處理小結 1. 為什么要復位呢？ （1）FPGA上電的時候對設計進行初始化； （2）使用一個外部管腳來實現全局復位，復位作為一個同步信號將所有存儲單元設置為一個已知的狀態,這個全局復位管腳與任何其他的輸入管腳沒有什么差別，經常以異步的方式作用於FPGA ...
xilinx FPGA全局時鍾資源的使用
1.什么是xilinx fpga全局時鍾資源 時鍾對於一個系統的作用不言而喻，就像人體的心臟一樣，如果系統時鍾的抖動、延遲、偏移過大，會導致系統的工作頻率降低，嚴重時甚至會導致系統的時序錯亂，實現不了預期的邏輯功能。xilinx fpga內的全局時鍾資源可以很好的優化時鍾的性能，因此在設計 ...
【FPGA】FPGA芯片的資源組成介紹——以Xilinx的7系列為例
1.主要的資源是 configurable logic block （CLB）與布線資源 CLB一般由2個Slice組成，Slice分為SliceL（Logic）與SliceM（Memory）， 兩種CLB：2個L組成CLBLL，1個L與1個M組成CLBLM L與M均由4個LUT6，3個MUX ...
FPGA中邏輯復制
在FPGA設計中經常使用到邏輯復制，邏輯復制也用在很多場合。 1． 信號驅動級數非常大，扇出很大，需要增加驅動力 邏輯復制最常使用的場合時調整信號的扇出。如果某個信號需要驅動后級很多單元，此時該信號的扇出非常大，那么為了增加這個信號的驅動能力，一種辦法就是插入多級 ...
【FPGA】Xilinx-7系的時鍾資源與DDR3配置
引子： HP中的DDR需要sys_clk和clk_ref兩路輸入，HR用戶功能也需要usr_clk時鍾輸入。 但是HR資源IO被完全占用，HP中只有bank33的MRCC/SRCC可以作為fpga的時鍾輸入。以及為了盡量減少差分晶振的數量，需要合理利用內部時鍾資源。 一、先 ...