FPGA JTAG接口保護電路
手頭上兩塊FPGA開發板（黑金和正點原子）的FPGA接口部分設計略有不同，黑金的開發板特別在接口上加了保護電路。如圖： 使用BAT54鉗位。 查了下網上確實有人反映ALTERA的FPGA的JTAG接口IO容易損壞，有人懷疑了ALTERA為了省成本將內部鉗位電路優化 ...
原文：BAV99 /ESD的干擾或者放電損壞電路/接口保護電路
BAV ESD的干擾或者放電損壞電路 接口保護電路 BAV 這個元件的設計是出於ESD的考慮，怕信號線易受到ESD的干擾或者放電損壞電路，因為這些接口都是互相對接的，怕接到的信號有大的靜電。 當幾KV的靜電由輸入端輸入時，二極管被反向擊穿，同時電荷被快速瀉放到地或者電源。正的靜電大部分瀉放到電源，負的靜電大部分瀉放到地。達到ESD防護的目的。 當正的靜電發生時, D 工作但D 不工作,因此這個鉗 ...
2014-09-15 09:16 0 3563 推薦指數：
相關推薦
泄放電阻電路
5種泄放電阻電路的介紹說明 文章出處：【微信號：changxuedianzi，微信公眾號：暢學電子】 電路中，在儲能元器件兩端並聯一只電阻器給儲能元件提供一個小號能量的通路，使電路安全。這個電阻就叫泄放電阻（注：儲能元件如電容器，電感器，工作與開關狀態的MOS管等），下面介紹5種泄 ...
經典運放電路分析
今天，這兩招在所有運放電路的教材里都寫得明白，就是“虛短”和“虛斷”，不過要把它運用得出神入化，就要有較深厚的功底了。 虛短和虛斷的概念 由於運放的電壓放大倍數很大，一般通用型運算放大器的開環電壓放大倍數都在80 dB以上。而運放的輸出電壓是有限的，一般在 10 ...
過壓保護電路學習
參考：http://www.360doc.com/content/18/0110/11/21923670_720732097.shtml 參考： 直流過壓保護電路 S8550：VCE -0.6V VGS(th):-0.7 -1 -1.3 V，Pmos管導通條件為：vgs ...
過壓保護電路（OVP）
過壓保護電路（OVP） OVP 過壓保護電路 3.3V過壓保護電路 ...
常用運放電路計算與分析
1、運放的符號表示 2、集成運算放大器的技術指標(1) 開環差模電壓放大倍數(開環增益)大 Ao(Ad)=Vo/(V+-V-)=107-1012倍; (2) 共模抑制比高 ...
關於運放電路放大倍數的計算
/*************/U2<U6,6端R3所在的接地端組成的回路分析運放負反饋電路,最關鍵要常握好虛短和虛斷這兩個 ...
常用運放電路計算與分析
1、運放的符號表示 2、集成運算放大器的技術指標(1) 開環差模電壓放大倍數(開環增益)大 Ao(Ad)=Vo/(V+-V-)=107-1012倍; (2) 共模抑制比高 ...