除了輸入輸出端口，FPGA中還有另一種端口叫做inout端口。如果需要進行全雙工通信，是需要兩條信道的，也就是說需要使用兩個FPGA管腳和外部器件連接。但是，有時候半雙工通信就能滿足我們的要求，理論上來說只需要一條信道就足夠了，而FPGA上實現這一功能的管腳就是inout端口。管腳相連時 ...

高阻的存在價值簡單的說就是你不需要操控這個期間的時候，高阻的輸出對別的器件是不會有影響的，如果你一個單片機IO需要連接兩個甚至多個輸入，如果輸入不支持高阻態，那么無論是高還是低都會對另外的輸入端造成影響，使得數據傳輸中出現問題。高阻就是阻抗很高，你不連接，接着空氣不就是阻抗很高？某個口高阻態 ...

高阻態和三態門高阻態 高阻態這是一個數字電路里常見的術語，指的是電路的一種輸出狀態，既不是高電平也不是低電平，如果高阻態再輸入下一級電路的話，對下級電路無任何影響，和沒接一樣，如果用萬用表測的話有可能是高電平也有可能是低電平，隨它后面接的東西定。　　高阻態的實質：電路分析時高阻 ...

上拉就是將不確定的信號通過一個電阻嵌位在高電平，電阻同時起限流作用。下拉同理。 上拉電阻是用來解決總線驅動能力不足時提供電流的，一般說法是拉電流。下拉電阻是用來吸收電流的，也就是我們通常所說的灌電流。提升電流和電壓的能力是有限的，且弱強只是上拉電阻的阻值不同。 當GPIO引腳處於高阻態時 ...

原文網址：http://www.dz3w.com/info/digital/75751.html 什么叫三態門/高阻態? 及三態門的應用 什么叫態門 三態門，是指邏輯門的輸出除有高、低電平兩種狀態外，還有第三種狀態——高阻狀態的門電路。高阻態相當於隔斷狀態（電阻很大，相當於開路）。 三態 ...

軟件版本：modelsim se-64 2019.2 在網上搜到相關博客《modelsim仿真fifo和rom時候，輸出出現高阻》 其中有的操作是無關緊要的： 如： 　　1. 在 ; List of dynamically loaded objects for Verilog PLI ...

上拉就是將不確定的信號通過一個電阻嵌位在高電平，電阻同時起限流作用。下拉同理。 上拉電阻是用來解決總線驅動能力不足時提供電流的，一般說法是拉電流。下拉電阻是用來吸收電流的，也就是我們通常所說的灌電流。提升電流和電壓的能力是有限的，且弱強只是上拉電阻的阻值不同。 當GPIO引腳處於高阻態時 ...

　　學習有關FPGA方面的知識，在看一些FPGA的datasheet時，看到fan-out和fan-in這樣的字眼，乍一看還真不知所雲，繼續往下看還是雲里霧里，於是用Google在線翻譯了一下，上面赫然是扇入扇出，不用想，電子設計方面怎么會有這么俗的詞，還“扇”呢。剛開始不以為然，后來在求知欲 ...