XILINX FPGA CFGBVS硬件注意事項

配置組電壓選擇(CFGBVS)引腳必須設置為高電平或低電平，以確定I/O電壓支持的引腳在bank0，以及多功能引腳在bank14和15在配置時使用。CFGBVS是一個邏輯輸入，VCCO_0和GND之間的引腳引用。當CFGBVS引腳為高(例如，連接VCCO_0提供3.3V或2.5V)，在bank0上的配置和JTAG I/O支持在配置期間和配置后，在3.3V或2.5V下運行。

當CFGBVS引腳為Low時(例如，連接到GND)，bank0的I/O支持1.8V或1.5V運行。

在1.2V時不支持配置。

CFGBVS引腳設置決定I/O電壓支持bank0在任何時候，和配置中的bank14和bank15。VCCO為每個配置組提供，如果在配置過程中使用CFGBVS，必須匹配CFGBVS的選擇，如果CFGBVS與VCCO_0綁定，電壓選擇為2.5V或3.3V，若CFGBVS與GND綁定，則為1.8V或1.5V。

關於FPGA的配置模式。

注意:無論如何，在VCCO_0電壓級別的bank0中始終支持JTAG接口配置模式。

設置CFGBVS引腳支持所需的配置I/O電壓。（僅支持Spartan-7、Artix-7和Kintex-7 FPGA配置模式）見下表：

配置模式	Bank使用	配置I/O電壓	Bank0 Vcco_0	Bank14 Vcco_14	Bank15 Vcco_15	CFGBVS
JTAG(only)	0	3.3V	3.3V	Any	Any	VCCO-0
		2.5V	2.5V	Any	Any	VCCO-0
		1.8V	1.8V	Any	Any	GND
		1.5V	1.5V	Any	Any	GND
Serial, SPI, or SelectMAP	0,14	3.3V	3.3V	3.3V	Any	VCCO-0
		2.5V	2.5V	2.5V	Any	VCCO-0
		1.8V	1.8V	1.8V	Any	GND
		1.5V	1.5V	1.5V	Any	GND
BPI	0,14,15	3.3V	3.3V	3.3V	3.3V	VCCO-0
		2.5V	2.5V	2.5V	2.5V	VCCO-0
		1.8V	1.8V	1.8V	1.8V	GND
		1.5V	1.5V	1.5V	1.5V	GND

 

下圖所演示的為CFGBVS接入3.3V后bank0和bank14、15可接入的電壓。