隊伍編號：CICC1753,隊伍名稱：無所謂對不隊。vivado綜合和實現完成后，在生成Bit文件時出現已知設計原理的DRC錯誤。下面圖中的DRC LUTLP-1的loop錯誤是設計可接受的的。
且對仿真結果不影響，綜合實現都通過，到生成bitstream時出現DRC錯誤，根據xilinx官方社區的幫助，解決了這問題。
在生成bitstream之前，進行設置。
在bitstream設置界面的tcl.pre出添加一個tcl文件，文件中包含“set_property SEVERITY {Warning} [get_drc_checks LUTLP-1]”命令
可以在每次生成bitstream之前執行tcl命令，把error降為warning。
之后就可以生成bitstream了。