https://blog.csdn.net/yyw_0429/article/details/82564260
應該已經完成原理圖繪制和元件封裝設計了。接下來要做的工作是將Orcad繪制的原理圖轉成網表，輸入到allegro中，進行PCB設計。
Orcad是一個強大的並且好用的原理圖繪制軟件，生成的網表可以輸入到多種PCB設計工具中，包括Allegro、AD等。導入到Allegro是系統默認的網表生成方式，接下來就讓我們看看如何生成網表文件：
1、原理圖DRC檢查：畫完原理圖后做的第一件事是進行DRC檢查，選中要進行DRC檢查的.dsn原理圖，工具欄選擇tools->Design Rules check，打開Design Rules check選項，進行DRC檢查項的設置，如下圖所示：
--------------------- 
上圖中方框中是設置檢查報告的輸出路徑，一般檢查完如果有錯誤，會自動顯示報告單，所以此項設置可以不用理會，其他選項系統默認即可。接下來點擊Electrical rules進行檢查項設置
如圖中所示是所有可以進行DRC檢查的檢查項，包括單端網絡、引腳沖突等等，所有的檢查項都可以勾選上，在報告單中提示的錯誤如果確認沒有問題，可以把對應的檢查項勾掉，再重新進行DRC規則檢查。生成的DRC報告如下圖所示：
我生成的檢查報告的警告主要有一個問題：WARNING(ORCAP-1611): Two nets in same schematic have the same name, but there is no off-page connector GPS_TIMEPULSE。沒有off-page connector，在原理圖不同page之間應該加上off-page connector符號，表明輸入輸出關系，這不是必須要添加的，所以此警告可以忽略。
2、生成網表文件：接下來進入正菜，生成網表文件！DRC檢查通過沒有問題后，開始生成網表文件，選中要生成網表的.dsn文件，在工具欄點擊tools->creat netlist,如下圖所示：
--------------------- 
在PCB Editor欄，用於設置網表文件的輸出路徑，網表文件的類型等。首先是勾選create PCB Editor Netlist,在Netlist file中選擇生成網表文件的保存路徑，系統默認會建立一個allegro的文件夾，可以保存到自動建立的文件夾中，點擊…可以選擇保存路徑，在此使用默認路徑。接下來勾選Create or Update PCB Editor Board,意思是創建或更新PCB Editor Board文件，這時會新建一個PCB文件，后綴名為.brd，如果我們自己有建立好的PCB文件，此項可以不勾選，直接生成網表，在我們早已建好的PCB文件中輸入網表即可（加下來介紹）。只有勾選了創建或更新PCB Editor文件，才需要設置新建的.brd文件的保存路徑，根據個人需要設置即可。最下面紅框中用於選擇是否打開Allegro PCB Editor軟件，在此選擇不打開，其他選項不需要設置，默認即可，點擊確定，就開始生成網表文件了。如果原理圖有問題，那么就不會生成網表，會顯示生成網表錯誤，並會提示錯誤信息的打印路徑，如下圖所示：
--------------------- 
根據提示錯誤信息保存在ntelist.log中，該文件在之前設置的網表文件存儲路徑下，打開之后查看是什么錯誤對應修改即可，如下圖所示：
導致該錯誤的原因是原理圖符號中的引腳定義重復了，有兩個GND，修改一下原理圖符號，把其中一個GND命名修改為GND1即可。首先打開原理圖符號，修改命名，修改完成后保存，接下來更新一下design cache，否則系統調用的原理圖符號還是之前緩存在內存里的舊原理圖符號，更新完成后就可以看到原理圖符號改變了。再重新生成網表，直到沒有錯誤為止，修改如下圖所示：
--------------------- 
3、allegro中導入網表：接下來進行最后一步，將生成的網表導入到allegro中。導入之前需要確定padpath路徑和psmpath路徑包含原理圖網表中用到的所有封裝、焊盤、FLash所在的路徑，否則輸入時會報錯顯示無法找到封裝。設置方法是setup-> user preferences->library->path，設置如下圖所示：
--------------------- 
點擊…將封裝文件路徑添加進來。接下來還要畫出板的邊框outline，否則無法Place元件（板邊框繪制會在下篇文章單獨介紹）。有了板邊框，就可以導入網表了，點擊File->Import->Logic，設置網表生成設置，如下圖所示：
import logic type選擇 Orcad Capture，輸入路徑選擇網表文件的生成路徑，點擊import Cadence，即可將網表輸入到allegro中。如果是其他軟件建立的網表，可以在other中設置輸入。點擊import Cadence后，如果有錯誤或者警告，會產生提示信息。錯誤是必須修改的，必須封裝的引腳和原理圖符號不對應，沒有找到封裝等。警告是可以忽略的，可改可不改。輸入網表成功后，你會發現並沒有任何的元件出現在界面中（與AD不同），這是因為Allegro需要點擊Place來放置元件到PCB板上。操作方法如下：點擊工具欄Place->quickplace，是將所有元件都放置到界面里，在手動布局，如下圖所示：
--------------------- 
至此，導入網表到allegro的過程就完成了！在這里有兩個常用的地方：一是如果原理圖修改了，如何保證原有布局不變的情況下只更改變化的部分？二是原理圖沒有修改，只修改了某個元件封裝，如何更新？
第一個的解決方法是在orcad中重新生成網表，這里重點要注意，Create or Update PCB Editor可以不勾選，如果勾選了那么output board file欄一定不能選擇布局了元件封裝的.brd文件，否則又會生成一個空白的新的.brd文件。
如下圖所示：
--------------------- 
第二個解決辦法是選擇工具欄Place->Update symbols,選擇需要更新的封裝名稱，如下圖所示：
Update padstack一定要勾選，否則焊盤不會被更新！！！！
以上是關於從Orcad中導入網表到Allegro PCB Editor中的方法，如果想了解如何生成封裝，可以看我的上一篇博文！
轉發請注明來源，謝謝！