RISC-V處理器研發
國產RISC-V處理器默默布局，已出貨20億顆，ARM最大對手正在崛起
不知道有沒有人還記得馬雲當初創辦的達摩院，好像最近幾年網上沒有太多消息了，但這畢竟是為了探索前沿科技而存在的，而且包括研究芯片技術，注冊了平頭哥的商標，畢竟阿里旗下可是動物園。
在2019年7月25日，平頭哥發布了首個玄鐵芯片，玄鐵910，玄鐵910有25個核心，主頻高達2.5GHz，性能領先業界主流芯片40%，最為關鍵的是，這是一款基於RISC-V指令集的處理器，不過在玄鐵910發布之后，似乎就沒有了信息，大部分網友以為多半是涼了。
在2021年又有了玄鐵910跑安卓系統的消息，玄鐵910跑安卓系統依舊很流暢，很多人不理解，但這是有很重要意義的，ARM和安卓的關系就如同X86和Windows的關系，但遠不止於此。
截止到目前平頭哥的玄鐵芯片出貨量已經達到了20億顆，玄鐵CPU還獲得浙江省發明一等獎，被許多家芯片商所采用，如全志科技、紫光展銳、納思達、杭州國芯、卓勝微等200多家公司，可以說應用非常廣泛，為何會感知不到呢？
首先這款芯片是基於RISC-V指令集，專門瞄准的是嵌入式領域，如手機周邊、智能家電、汽車電子、工業控制、智能電網金融等領域，玄鐵不是自主出貨，而是把核心授權給其他廠商，有些類似於ARM的方式，其他芯片商基於玄鐵核心進行芯片的設計或者是打包封裝。
從目前來看，RISC-V還很年輕，但未來潛力卻很大，甚至會取代ARM成為世界上第三個受歡迎的指令集，為什么這么說呢？
首先RISC-V是一款開源指令集，任何廠商都可以免費使用，RISC-V允許用於商業用途，第二RISC-V擁有非常靈活的模塊化設計，既可以用於嵌入式領域又可以用於高性能計算領域，基礎指令集數量非常少，允許后續添加，非常的輕量化，這種開源不會造成像MIPS碎片化問題。
RISC-V就像是硬件界的Linux，在物聯網領域，對於ARM來說，雖然在智能手機領域成為王者，但物聯網領域就是還是有些吃力的，物聯網是一種分布式的操作系統，多平台多終端，但ARM不夠靈活而且太過臃腫。
RISC-V成員已經有上百個了，包括像英特爾、英偉達、AMD、IBM、谷歌、索尼這樣的國外大廠 、英特爾准備花20億美元、約合人民幣127億收購了SiFive，X86指令集的巨頭英特爾都開始在布局RISC-V了。
RISC-V對於國產芯片商意義更為重大，ARM授權一方面要錢一方面也會受到限制，英偉達計划收購ARM，高通同樣也表現出了類似想法，使得ARM或很難在保證中立性。
國內除了阿里外，紫光、中興、華為也都打造RISC-V指令集的芯片，華為鴻蒙是一種物聯網操作系統，RISC-V是物聯網而生的芯片指令集架構，所以兩者搭配還是很配的。
RISC-V真的能取代ARM嗎？RISC-V卻非常有可能成長為一個新指令集巨頭，就像是智能手機時代來臨X86無法適應一樣，讓ARM做大，而RISC-V明顯更適應物聯網生態，同樣可以用於高性能計算，很有可能成為物聯網時代的指令集霸主。
國產RISC-V處理器“香山”，將於7月流片
2021年6月23日，首屆RISC-V中國峰會在上海科技大學舉辦，中科院計算所發布了國產開源高性能RISC-V處理器核心——香山。目前CPU領域還沒有一個像Linux那樣的開源主線，因此研發團隊判斷業界需要一個開源的高性能RISC-V核，既能被工業界廣泛應用，又能支持學術界試驗的創新想法；希望“香山”能夠像Linux那樣至少存活30年。
香山是在中科院計算所、鵬城實驗室的支持下，通過中國開放指令生態（RISC-V）聯盟聯合業界企業一起開發一款開源高性能RISC-V處理器核。香山核心以“湖”來命名其架構代號，第一版架構代號是“雁棲湖”。
“雁棲湖”頻率為1.3GHz，計划於7月基於台積電28nm工藝流片；第二版架構代號是“南湖”，目標頻率是2GHz，計划在2021年底流片，將采用中芯國際 14nm工藝，目標頻率是2GHz。
從性能參數來看，“雁棲湖”架構是一個11級流水、6發射、4個訪存部件的亂序處理器核，在發射寬度上已經可以和一些ARM高端處理器核相當，但還未進行充分優化，實際性能還有不小的差距。“雁棲湖”SEPC2006性能得分大約為7/Ghz，香山第一代架構主要對標ARM的A72或A73。
目前香山正在進行下一代架構“南湖”的開發，性能與第一代相比有大幅度提升，“南湖”的目標是SEPC2006達到10/Ghz，接近i9-10900K的11.08/GHz，支持雙通道 DDR 內存以及PCIe、USB、HDMI等更多功能。
希望通過持續迭代優化，讓香山處理器性能達到ARM A76的水平。
香山處理器是完全開源的RISC-V處理器，核心的研發得到了北京智源人工智能研究院及北京微核芯公司資深專家的支持。在第二期的規划中，字節跳動、ESWIN、優矽科技等也作為合作企業參與其中。
香山處理器項目經過了一年多的准備工作，建立團隊並申請經費。2020年6月11日，香山在GitHub上建立了代碼倉庫。團隊在1年的時間里，共有25位同學和老師參與了香山的開發，提交了3296次代碼，總行數5萬余行，具有400多個文檔。
RISC-V處理器香山跑通了Linux，這意味着在軟硬件等層面都已經達到了一個可以應用的層級，包括在第二期有企業開始介入，是一個不錯的現象。現在行業內熱衷於處理器開發，尤其是對於通用性處理器，軟件和生態系統方面仍然是最大的短板，應該要進一步加強；只有在強大生態的基礎上，相關的應用才能更好落地。
沁恆RISC-V全棧MCU
沁恆已在MCU領域積累了豐富的經驗，利用自身多年的芯片設計技術優勢，垂直整合了RISC-V架構芯片設計產業鏈，完成了從芯片內核到外設資源、從開發軟件到相關配套工具的自主研發，形成了豐富的RISC-V應用生態。
提到RISC-V，想必大家都不陌生。作為一種全新的開放處理器指令集架構，RISC-V自2010年誕生以來，就受到了包括谷歌、IBM等在內的眾多企業，以及劍橋大學、中國科學院等在內的知名學府與研究機構的關注和參與。
隨着AIoT時代的到來，智能化應用場景與萬物互聯的生態催生出了巨大的芯片市場，使得全球對RISC-V架構的關注度不斷升溫。特別是在中國芯片核心技術被“卡脖子”之后，RISC-V更被視作國產芯“自主可控”的發展契機。
在此背景下，國內已有不少企業和機構正在積極擁抱RISC-V，並取得了不錯的成績，南京沁恆微電子股份有限公司（以下簡稱“沁恆”）就是其中之一。
立足自主可控，助力國產MCU逆勢突圍
要知道，芯片是信息技術產業鏈中的重要基石，也是我國落后於國際水平的技術領域之一。RISC-V這一被稱為“國產芯片希望”的架構，被國內廠商寄予了極大的期望。
近幾年國家政策進一步向半導體產業傾斜，是希望國內半導體廠商能夠解決集成電路“卡脖子”的問題。沁恆將會與同行一起，共同推動國內半導體行業的發展。
據悉，沁恆成立於2004年，一家通訊接口芯片和全棧MCU芯片廠商，全球首家自研RISC-V內核並用於自家通用MCU+產品中的芯片設計公司。沁恆專注於連接技術和MCU內核研究，目前主要產品包括以太網、藍牙無線網絡、USB和PCI類等接口芯片，及集成上述接口的全棧MCU+單片機。這些產品廣泛應用於計算機周邊、手機周邊、工業控制、物聯網等領域。經過多年的技術積累和市場開拓，沁恆早已為助力中國RISC-V產業的發展做好了充分的准備。
例如，沁恆基於自研RISC-V內核設計推出的32位互聯型微控制器CH32V305/7系列，包括核心處理器IP和專業通訊IP全部自研，處理器為自研RISC-V架構青稞V4F，通訊IP包括內置了480Mbps的高速USB收發器和以太網收發器，無需外部PHY，是真正意義上的SOC。
沁恆首款RISC-V架構通用MCU-CH32V103系列同樣值得一提。作為長久以來對RISC-V架構關注和研究的成果，青稞V3A微處理器支持RV32IMAC指令子集，內嵌了PFIC中斷控制器，可提供硬件加速中斷進出棧模式、快速中斷通道（硬件獲取中斷源）等設計，加快了中斷服務函數響應。
CH32V103系列32位通用MCU特性包括：單周期乘法和硬件除法、7通道DMA控制器、16路12位ADC+TouchKey、2*SPI/2*I2C/3*USART、USB2.0全速主機從機接口，以及2.7V-5.5V寬電壓供電等。
沁恆已在MCU領域積累了豐富的經驗，利用自身多年的芯片設計技術優勢，垂直整合了RISC-V架構芯片設計產業鏈，完成了從芯片內核到外設資源、從開發軟件到相關配套工具的自主研發，形成了豐富的RISC-V應用生態。
賦能芯片架構創新，RISC-V將是大勢所趨
RISC-V最大的優勢就是開源和免費。開發者可以針對特定應用場景，如近期火熱的AIoT市場，設計出AIoT芯片架構； RISC-V可以幫助開發者低成本完成CPU設計，將芯片設計門檻大大降低。
RISC-V還具有精簡、靈活、模塊化、可配置、“沒有歷史包袱”等諸多優勢。RISC-V指令集架構具備開放性特點，任何人、組織、公司均可自由用於商業或非商業用途；RISC-V架構十分簡潔，32或64位基礎指令不超過60條，加上擴展指令只有一百多條，總結和吸取了歷史上諸多處理器架構的精華；在擴展性方面，RISC-V用戶可根據產品特性擴展自定義指令增加產品差異化和競爭力。
對於設計人員而言，RISC-V是一種專為高速和低功耗而設計的簡化架構。基於RISC-V的芯片，不僅適用於學術界，也非常適合商業應用。
根據市場調研機構Semico Research發布的數據顯示，預計到2025年，采用RISC-V架構的芯片數量將增至624億顆；預計2018-2025年，RISC-V CPU內核的復合增長率（CAGR）將達146%，這些芯片將主要應用在計算機、消費電子、通信、交通和工業等領域。未來RISC-V的市場潛力巨大，且MCU賽道會更加多元，這一趨勢必將給國內自主可控處理器帶來更多新的機遇。
在國產化背景下，越來越多的公司願意嘗試使用國產芯片，國產芯片的曝光率也越來越高，毫無疑問，這對國產芯片廠家是一種積極的信號，同時也是一種挑戰。
“面對這樣的機遇與挑戰，沁恆始終以技術為導向，通過軟件和硬件之間的無縫連接和協作、相互滲透和轉化，提供給客戶專業及高性價比的產品及應用方案。沁恆始終堅信，以專業的態度、嚴苛的標准要求自己，才能做出更易用的產品，讓客戶用的更省心。”沁恆表示。
沁恆早在2017年就開始關注並研究RISC-V指令集了，通過結合特色專業接口，推出了系列自研RISC-V內核MCU+產品。沁恆從USB3.0、千兆以太網等高速接口的數據實時處理需求出發，設計並提出了基於RISC-V架構的快速可編程中斷控制器（FPIC，Fast-Programmable interrupt controller）。
相較於傳統RISC-V中斷控制器PLIC，采用沁恆設計的FPIC中斷控制器，不僅可以避免集中式管理的耗時方式，同時還可實現單個模式下的中斷搶占功能；而中斷跳轉向量表，可以存放絕對地址，解決JAL尋址范圍受限問題；采用HPE（Hardware Prologue/Epilogue）硬件壓棧，可顯著提高中斷效率；VTF（Vector Table Free）免表技術，可以進一步提升中斷響應效率。
已量產的自研RISC-V微處理器包括：青稞V3、青稞V4和批量量產的基於以上微處理器的MCU：通用互聯型赤菟V307，赤菟V103，低功耗藍牙MCU：的盧CH582、的盧CH573，USB3.0超速接口MCU：照夜CH569，通用無線型赤菟V208。沁恆已向客戶提供了百款芯片及技術方案，如MCU+USB、MCU+藍牙、MCU+以太網。
完善產品布局，加速推進“全棧”戰略
更多具有核“芯”產品力的RISC-V全棧MCU，沁恆采取了“三步走”戰略：
1、通訊IP自研，數字和模擬及射頻等全鏈深度研發和長線規划。
沁恆在“一核三接口”即USB、以太網、藍牙和MCU內核（8-bit RISC、E8051及32-bit RISC-V）等方面深耕多年，主要模塊分別逐步實現了全棧自主研發，擁有IP級專業核心技術，通過數字模擬各模塊間的深度結合使芯片性能更優、產品層次更全、邊際成本更低。
目前技術組合可以提供遠距離高速通訊接口芯片、內置以太網收發器的MCU、USB3.0高速通訊類單片機、藍牙無線RF射頻類MCU、低功耗MCU、高電壓電源管理MCU等。
（沁恆在“一核三接口”方面深耕多年）
2、內核IP自研，多層次微處理器內核的SOC組合和軟硬結合。
早期自主研發的8位RISC和E8051及青稞32位RISC-V內核，均已大批量應用，注重應用優化。針對具體應用的特點、匹配合適的微控制器，將部分硬件轉為嵌入式軟件實現或反之，降低成本並提高靈活性。
基於8位RISC實現了極致性價比的專用功能型MCU；基於E8051實現了輕應用型MCU；基於RISC-V實現了通用和高速接口MCU，針對高速通訊發明VTF技術大幅提速中斷響應，針對協議棧應用在業內率先擴展字節壓縮指令，針對低功耗應用在業內率先擴展WFE指令以加速響應；推出首款自研RISC-V內核的通用MCU，也是首款兩線調試接口的RISC-V通用MCU，既大幅提速、還減少I/O資源占用。
3、上下互通和跨平台移動互聯。
沁恆一直專注於通訊協議和接口連接技術，提供多種接口芯片和嵌入了專業接口的特色MCU+。
除了芯片設計團隊、專攻下位機的硬件和嵌入式軟件團隊，沁恆還有主攻上位機和服務器及芯雲平台的系統和軟件團隊，協助上下互通、虛擬轉化、跨平台移動互聯和應用平移，提供Windows、Linux、Mac、Android、iOS、WeChat等多種操作系統或平台的底層內核驅動程序、通訊連接庫和APP應用工具，使軟件、硬件無縫連接和協作，助力單機設備轉為聯網設備，提升終端產品附加值，並能向客戶提供系統級解決方案。
總之，沁恆圍繞“一核三接口”推出的產品與技術，給國內自主可控處理器帶來了更多可能性。正如沁恆所願，“堅持正向原創設計，堅持良性的市場化運作，通過提供優質和專業的芯片，協助客戶向社會提供更多更好的電子產品。”
沁恆將繼續根據技術、應用需求導向和多年的內核自研基因，深耕RISC-V微處理器技術，面向物聯網、PC周邊、工業控制領域繼續優化沁恆全棧MCU技術，推出更多具有核“芯”產品力的RISC-V全棧MCU，助力RISC-V在國內更好的扎根落地。
RISC-V與DSA計算機架構
相信所有和計算機體系結構打過交道的朋友們都看過David Patterson與John Hennessy的煌煌巨作,《計算機體系架構：量化研究方法》。兩位在計算機架構領域鼎鼎大名的教授，一個來自加州大學伯克利分校，另一個來自斯坦福。
首先上場的是David Patterson，帶來了關於指令集架構（ISA）的回顧以及RISC-V項目的展望。
回顧了ISA的發展史。在計算機發展之初，ROM比起RAM來說更便宜而且更快，所以並不存在片上緩存（cache）這個東西。在那個時候，復雜指令集（CISC）是主流的指令集架構。然而，隨着RAM技術的發展，RAM速度越來越快，成本越來越低，在處理器上集成指令緩存成為可能。RISC的出現可謂水到渠成。研究發現計算機執行大多數程序時CISC指令集中絕大多數指令都只在極少的時間才被用到，專門為這些指令設計硬件並不划算。相反，使用精簡指令集（RISC）可以大大簡化硬件的設計，從而使流水線設計變得簡化，同時也讓流水線可以運行更快。
重申了評估處理器性能的指標，即程序運行時間。程序運行時間由幾個因素決定，即程序指令數，平均指令執行周期數（CPI）以及時鍾周期。程序指令數由程序代碼，編譯器以及ISA決定，CPI由ISA以及微架構決定，時鍾周期由微架構以及半導體制造工藝決定。對於RISC，程序指令數較多，但是CPI遠好於CISC，因此RISC比CISC更快。
除了CISC和RISC之外，另一種流行（過）的ISA是超長指令字（VLIW）。VLIW把多個操作放在一條指令里，需要一條指令中的多個操作能夠並行執行。
VLIW的代表是Intel Itanium（安騰），使用的架構代號是EPIC，開發的合作伙伴是惠普。安騰第一代Merced預期出貨日期是1997年，實際出貨時期為2001年；第二代McKinley使用180nm工藝，出貨時間為2002年；第三代Poulson，也是最近的一代，8核心使用32nm工藝，2012年出貨。
VLIW架構遇到了巨大的失敗。VLIW的問題，包括分支預測困難，Cache miss無法解決，代碼爆炸以及最關鍵的，編譯器過於復雜以至於無法實現。斯坦福的Donald Knuth（計算機科學領域又一位傳奇人物）表示，“安騰看上去很棒，但是編譯器根本沒法寫！”
處理器的ISA，已經30多年沒有新的CISC ISA出現（Intel x86表面用的是CISC但是內部有硬件把CISC轉換成RISC再真正執行）。VLIW在一些嵌入式DSP市場獲得應用，但是在其他的市場都沒有獲得成功。考慮到處理器的數量，目前最主流的通用ISA還是RISC。
回顧完ISA的歷史，再來看看目前ISA的生態。這里把ISA和網絡，操作系統，數據庫，圖像標准庫作了比較，可以看到網絡，操作系統，編譯器等等領域都有主流的標准，基於該標准同時有開源免費的版本，以及商用的收費標准。然而，在ISA領域，之前並沒有公認的標准，也沒有開源免費的ISA，僅有商用的ISA，這讓整個ISA領域的生態顯得死氣沉沉。
RISC-V應運而生。要做開源的ISA，基於x86和ARM都幾乎不可能，因為它們都太復雜，而且還存在IP的問題。在2010年夏天，Patterson教授帶領團隊開始從頭開始設計一個干凈的ISA。經歷了很多年，經過多次流片驗證，終於在2014年發布了最終版spec，就是RISC-V（V是第五代的意思）。
RISC-V作為一個開源ISA，首先要滿足對ISA的一般要求。首先，必須與現存的主流編程語言和軟件兼容。第二，必須有直接硬件實現，不是一個虛擬機。第三，必須有很好的彈性，能滿足小至微控制器（MCU）大到超級計算機的需求。第四，能與各種實現方式兼容，包括FPGA，ASIC，全定制CPU，以及未來的其他實現。第四，需要與各種微架構配適，包括有序執行，無序執行，單發射，超標量等等。最后，還需要滿足可擴展性（可以作為基礎ISA，在特殊用途中加上額外的增強ISA），以及穩定性（不會一直變化，不會突然消失等等）。
除了滿足一般的需求外，RISC-V還有特色。首先，很簡單，比其他的商用ISA規模都要小很多。第二，很干凈，如在用戶與特權ISA之間涇渭分明，有非常清晰的界限。另外，RISC-V中沒有與微架構或實現方式有關的特性，因此具有普適性。第三，RISC-V是模塊化的ISA，基礎ISA集很小，但是可以根據用戶需求去加載擴展集。最后，RISC-V特別為了可擴展性和專精化做了優化，使用了可變長度的指令編碼，有許多空間以供指令集擴展。
RISC-V支撐了一個開源的社區，包含了非盈利基金會以及開源代碼庫。RISC-V的願景是未來各種靈活而低價處理器芯片的基礎。RISC-V一開始的貢獻者包括伯克利和SiFive（一家初創公司），目前在征求各類設計者加入開源社區，需要代碼以及其他硬件IP（如PLL，PHY等等）。
總結一下幾大使用RISC-V的理由。第一，RISC-V是免費開源架構，無須付費。第二，ISA比起其他ISA來說簡單許多，因此驗證起來也方便許多。第三，RISC-V很穩定，不用擔心突然發生很大變化或者直接就消失。第四，RISC-V可以在各種設計中比起其他ISA更高效，面積、功耗和性能都更好。第五，RISC-V可以作為各種SoC核的基礎ISA，而且第六，RISC-V具有很好的擴展性，可以隨意按照需求擴展。現在RISC-V的小目標，是成為一種適合各種計算設備的業界標准ISA。
John Hennessy的演講緊隨其后。Hennessy教授的演講在回顧了摩爾定律的發展之后，一針見血地指出了目前常規處理器演進遇到的瓶頸在於功耗，並且提出了目前處理器的新希望在於Domain Specific Architecture（DSA，即針對應用領域做優化的處理器架構，區別於通用架構）。
Hennessy教授首先回顧了四十年來處理器的高速發展史。四十年間，處理器性能以每年1.4倍的速度指數上升，目前性能相比於四十年前改進了約一百萬倍。在處理器架構角度，較大的進步包括位寬（由八位進化到了六十四位），指令級並行度（從最初每條指令需要4-10個時鍾周期執行到現在每周期可以同時執行超過4條指令，這是10-20倍的改善），以及多核架構（由單核演化到32核）。從性能角度，時鍾頻率從3MHz進化到4GHz。這一切都是因為集成電路生產工藝進化為基礎的。摩爾定律使得處理器晶體管數持續上升，但是因為晶體管功耗和晶體管面積縮小的速度基本相同，因此在前40年間芯片單位面積的功耗基本不變。
目前，三種技術趨勢讓傳統的通用處理器演進遇到了瓶頸。半導體工藝角度，Dennard Scaling規律結束，芯片功耗急劇上升，同時摩爾定律減緩，晶體管成本不降反升。從架構角度，指令級並行已經到達極限，單核時代已告結束；而Amadahl’s Law提示多核架構的速度提升取決於程序中有多少部分無法並行執行，多核架構目前的速度提升也變得越來越慢。從應用角度，處理器的應用場景從原來的桌面電腦變成了個人移動設備和雲端超大規模服務器，這也帶來了新的設計約束。
從單核處理器的速度進化趨勢也可以印證之前的觀點。從上世紀90年代到本世紀前五年，單核處理器的性能以每年50%以上的速度提升，而到了2005年后，但和處理器性能的提升速度降到了每年20%左右。
從單核處理器的速度進化趨勢也可以印證之前的觀點。從上世紀90年代到本世紀前五年，單核處理器的性能以每年50%以上的速度提升，而到了2005年后，但和處理器性能的提升速度降到了每年20%左右。
隨着市場份額的變化，處理器的設計需求也發生了變化。能效比正在成為目前最重要的指標。在移動領域，由於電池容量的限制，必須注重能效比。目前，處理器在移動設備中已經成為繼屏幕之后能量消耗較大的元件，因此移動設備中處理器能效比是最關鍵的問題。
在另一個未來處理器較大市場——雲端服務器市場，能效比也是最關鍵的指標。目前數據中心的成本中，散熱已經成了較大的成本之一，為了減少成本必須考慮處理器能效比。
半導體工藝進化趨勢的變化也很重要。摩爾定律遇到瓶頸是近年來半導體業最深刻的變化。DRAM密度變化在1977-1997年是每年1.46倍，1997-2017年平均密度變化是每年1.34倍，而在過去五年平均密度變化是每年1.1倍。一個更令人驚訝的事實是，DDR4標准DRAM的帶寬雖然比DDR3大很多，但是DDR4內存的內部速度實際上比DDR3慢！這在過去半導體產業按摩爾定律蒸蒸日上的時代是難以想象的。
另一個關鍵的半導體工藝趨勢變化是Dennard Scaling不再有效。Dennard Scaling是早期半導體工藝變化的規律，即將晶體管尺寸和電源電壓一起變化，單位面積晶體管的總電容上升，但是電源電壓在相應變小於是總體的單位面積能量消耗基本保持不變。Dennard Scaling規律從1977年保持到了1997年，在這之后慢慢失效，例如從2007年到2017年（晶體管特征尺寸由45nm縮小到16nm），每塊芯片的總能耗變大了3倍。
Dennard Scaling的結束對於傳統處理器設計方法來說是一個危機。能量消耗對用戶來說越來越重要（無論是對移動設備還是雲端服務器），而且處理器散熱已經接近了極限。處理器架構必須改善能效比，但是傳統通用架構設計方法的能效比已經到極限了。
Dennard Scaling的結束也意味着在能效比約束下，堆核數已經很難增加性能。再增加核數就會導致Dark Silicon，即芯片的許多核會很多時間處於待機狀態，從而導致很高的成本（編注：例如目前移動處理器流行的大小核架構，通常同時只會打開高性能大核或者低功耗小核）。所有核打開時，處理器功耗非常大，會導致散熱問題。目前22nm工藝制造的較大多核處理器是Intel E7-8890，有24顆核心，運行在2.2GHz，較大功耗為165W。在2021/2022年，假設可以使用11nm工藝，96核心處理器運行在4.9 GHz，在165W功耗的限制下，只能打開54個核心，功耗限制放松到180W可以打開59個核，限制放松到200W可以打開65個核。但是要同時打開96個核，則功耗實在太大，很難實用。
為了提高能效比，一種很有希望的架構是針對應用領域做優化的專用領域處理器架構（DSA）。DSA的優點在於，可以為特定的一類應用（注意不是一種應用，而是一類）做架構優化從而實現更好的能效比。相對於通用（general purpose）處理器，DSA需要設計時考慮專用領域的特殊需求，也需要設計者能對該領域有深入的理解。DSA的例子包括為機器學習設計的神經網絡處理器，以及為圖像和虛擬現實設計的GPU。DSA設計將會成為處理器架構的新趨勢。
Q & A
Q：請問除了之前演講中提到的以外，還有哪些處理器領域的未來趨勢是值得關注的？
A（Patterson）：認為未來之星是深度學習領域的DSA處理器。深度學習的重要性在座的都很清楚。另外，使用更高級的設計描述語言，例如Chisel，來加速設計，也會成為趨勢。
Q：摩爾定律的終結對於整個計算機領域的人來說，意味着什么？
A（Hennessy）：The easy ride of software is over. 這意味着軟件行業的從業人員未來需要更多對硬件的理解。在之前，軟件行業可以不用太關心硬件，只要把程序功能實現，就算現在的硬件不能跑，過一陣新的更強的硬件出現了一定可以跑。現在，軟件必須認真考慮如何在硬件上高效執行的問題。會有更多domain-specific編程語言出現，例如CUDA。
Q：如何看待量子計算？
A（Hennessy）：量子計算就是計算機領域的核聚變（觀眾大笑，“核聚變”的比方是指潛力無窮但是不知道哪一天真的能用上）。目前，量子計算的問題在於規模化，一方面需要制備更多的量子位，另一方面需要在質因數分解之類問題以外找到更多應用。
Q：如何看到FPGA？
A（Hennessy）：FPGA是一個很好的技術。對於對成本不敏感的雲端應用，因為FPGA芯片已經規模足夠大可以裝下一些處理器，因此得到了很多關注。微軟在雲端大規模部署FPGA，顯然是在賭FPGA的可配置性在未來會有很多應用。Google則是把賭注押在了ASIC上（指TPU）。在客戶端，FPGA由於功耗過大，目前仍然很難得到大規模應用。
參考鏈接：
https://baijiahao.baidu.com/s?id=1702680889771331748&wfr=spider&for=pc
https://www.guancha.cn/industry-science/2021_06_24_595643.shtml
http://k.sina.com.cn/article_7511805355_1bfbd0dab001011o25.html
https://www.cnblogs.com/wujianming-110117/p/14433942.html