本項目實現的是一個32位單核RISC-V處理器(tinyriscv)，采用verilog語言編寫，只求以最簡單、最通俗易懂的方式實現RISC-V指令的功能。tinyriscv處理器有以下特點：
1.支持RV32IM指令集，通過RISC-V指令兼容性測試；
2.采用三級流水線，即取指，譯碼，執行；
3.可以運行C語言程序；
4.支持JTAG，可以通過openocd讀寫內存(在線更新程序)；
5.支持中斷；
6.支持總線；
7.支持FreeRTOS；
詳細內容和源碼見 碼雲：https://gitee.com/liangkangnan/tinyriscv
總體框架：
