計算機的層次結構
計算機硬件的基本組成
計算機的工作過程：CPU對存儲在主存中指令序列（稱為程序）和數據進行取指執行操作
總線是一組能為多個部件分時共享的公共信息傳送線路。總線是信號的公共傳輸線，是連接多個部件的信息傳輸線，是各部件共享的傳輸介質。主存通過 數據總線 地址總線 控制總線 與CPU連接 ；
存儲器是用來存儲程序和各種數據信息的記憶部件。存儲器可分為主存儲器(簡稱主存或內存)和輔助存儲器(簡稱輔存或外存)兩大類。和CPU直接交換信息的是主存。
主存儲器用來存放指令和數據，並能由中央處理器（CPU）直接隨機存取（有時亦稱直接訪問）。CPU可以直接進行訪問，也可以和高速緩存器以及輔存交換數據。
高速緩沖存儲器：位於CPU和主存之間，用來存放正在執行的程序段和數據
指令（又稱機器指令）
是指示計算機執行某種操作的命令，
是計算機運行的最小功能單位。
一台計算機的所有指令的集合構成該機的指令系統，也稱為指令集。
一條指令就是機器語言的一個語句，它是一組有意義的二進制代碼。
一條指令通常要包括操作碼字段和地址碼字段兩部分。
CPU=運算器+控制器
I/O系統（輸入輸出系統）管理和實現計算機系統中的主機與外部進行通信。接受用戶輸入的原始數據和程序，將存入在內存中的由計算機處理的結果轉變為人們能接受的形式輸出
計算機的工作過程
存儲系統
層次結構
- 主存：CPU可以直接進行訪問的，也可以和高速緩存器以及輔存交換數據
- 輔存：存放暫時不用的數據
- 高速緩沖存儲器：位於CPU和主存之間，用來存放正在執行的程序段和數據
緩存-主存層次：解決CPU和主存速度不匹配問題。
主存-輔存層次：解決容量問題。
按介質分類
- 隨機存儲器RAM：主要用於主存和高速緩存
- DRAM(動態)：用在主存 ；
SRAM(靜態)：用在緩存
- DRAM(動態)：用在主存 ；
- 只讀存儲器ROM：只能隨機讀，但不能隨機寫入。斷電不會丟
- 串行訪問存儲器：需按其物理地址順序尋址，包括順序存儲器（磁帶）與直接存取存儲器（磁盤）
按信息的可保存性分類
- 易失性存儲器：RAM
- 非易失性存儲器：ROM 磁表面存儲器和光存儲器
- 破壞性讀出和非破壞性讀出（破壞性：每次讀出后，要立即接一個再生操作，以便恢復被破壞的數據）
- 存儲器的性能指標
- 存儲容量：存儲字節*字長
- 單位成本：每位價格=總成本/容量
- 存儲速度：數據傳輸率=數據的寬度/存儲周期
- 存取時間：存取時間時指從啟動一次存儲器操作到完成該操作所經歷的時間，分為讀出時間和寫入時間。
- 存取周期： 它是指存儲器進行一次完整的讀寫操作所需的全部時間，即連續兩次獨立訪問存儲器操作（讀或寫操作）之間所需的最小時間間隔。
- 主存帶寬：主存帶寬又稱數據傳輸率，表示每秒從主存進出信息的最大數量，單位為字/秒，字節/秒 ；存取時間不等於存儲周期，通常存儲周期大於存取時間。因為任何一種存儲器，在讀寫操作之后，總要有一段恢復內部狀態的復原時間。
主存儲器
概述
- 基本組成： 存儲體（大樓）– 存儲單元（房間）– 存儲元件（床位）-- 0 / 1（無人/有人）。
- 主存中存儲單元地址的分配： 主存個存儲單元的空間位置是由單元地址號來表示，地址總線是指出儲存單元地址號，由地址號可以讀出寫入一個儲存字。
- 技術指標：
（1）存儲容量 ：指主存能存放二進制代碼的總位數，也可用字節總數 來表示。
存儲容量=存儲單元個數 x 存儲字長
存儲容量=存儲單元個數 x 存儲字長/8
（2）存儲速度 ：由存取時間和存儲周期來表示。
主存儲器的模型
總容量 = 存儲單元個數×存儲字長 bit 1Byte = 8bit
= 存儲單元個數×存儲字長/8 Byte
Eg：MAR為32位，MDR為8位 ； 總容量 = 2^32 * 8 bit = 4GB
存儲芯片基本結構
主存通過 數據總線 地址總線 控制總線 與CPU連接
（1）地址線連接：通常將CPU地址線的低位與存儲芯片的地址線相連（CPU地址線多於存儲芯片地址線）。
（2）數據線連接 : 若存儲芯片與CPU的數據線不相等，就對存儲芯片進行擴位（使他們數據位數相等）。
（3）讀 / 寫命令線連接 ：高電平為讀，低電平為寫。
（4）片選線連接 ：是CPU與存儲芯片正確工作的關鍵。片選有效信號與CPU的訪存信號MREQ（低電平有效，有效時，這次訪問的地址才在存儲器當中）有關。
（5）合理選擇存儲芯片 ：ROM存放系統程序，RAM為用戶編程設計。
存儲矩陣是由一個一個的存儲元構成；
- 譯碼驅動電路分為譯碼器和驅動器，譯碼器會輸出某一條線路的高電平信號，驅動器是為了保證譯碼器輸出的高電平穩定可靠的，可以理解為將電信號放大的部件。
- 讀寫電路是連通存儲元的電路
- 地址線：用來讀取和寫入數據，接收地址信息，通常是CPU通過地址總線傳來的
- 數據線：實現數據的傳輸，其位數與芯片可讀出或寫入的數據位數有關
- 片選線：傳輸芯片選擇信號或者芯片使能信號，用來選擇存儲芯片
- 讀寫控制線：可以一條，可能有兩條
-
單信號控制讀寫 WE(低電平寫,高電平讀)
-
雙信號控制讀寫 OE(允許讀) #WE(允許寫)
-
每個存儲芯片都對外有金屬引腳，用來接收地址信號，數據信號，片選信號，讀寫信號，每條地址線、數據線、片選線以及讀寫控制線都會對應一個金屬的引腳
存儲芯片有n位地址，代表地址線有n條，對應 2^n個存儲單元，那么，該芯片的總存量=存儲單元個數存儲字長；
比如88位的存儲芯片，第一個8代表有8個存儲單元；第2個8反映存儲字長，表示每個存儲單元包含8位的信息，常見的描述：8K * 8位，即 2^13 * 8bit，表示有 2^13 個存儲單元，每個存儲單元的存儲字長有 8 位，包含8個存儲元件。
CPU有8根數據總線，16根地址總線，CPU的同一根數據總線只能連接一塊存儲芯片，而所有的地址總線可以並行連接多個存儲器芯片。
下面8塊存儲字長為1位的存儲芯片同時為CPU提供服務，相當於1個8K X 8位的存儲器，容量8KB。
尋址的概念
- 尋址：就是通過地址線傳過來的數據，定位到存儲體中的目標數據單元所在的位置。
- 地址線：作用是輸送現在想要訪問的存儲單元的地址。
- 數據總線：作用是將數據寫入到存儲芯片的存儲單元中，一個存儲單元的存儲字長有幾位，數據總線就有多少根。
- 數據線和地址線數量共同反映了存儲芯片容量的大小，如地址線10根，數據線8根（每一個存儲單元有8bit），則芯片容量=2^10 x 8bit = 8K位。
- 譯碼器：將二進制位數翻譯成不同的狀態，如3位二進制右8中狀態。
主存與CPU的連接
系統程序區用ROM，用戶程序區用RAM
提速方案
存取周期
- 存取周期：計算機中，存儲器在存或取之后不能立即進行下次存或取，要有一定的恢復時間。注意這里存+恢復或取+恢復都是一個周期的時間。這里提升存取效率的關鍵就是把存取完之后的“恢復時間”利用起來。
雙端口RAM
RAM同時提供兩個端口供兩個CPU同時訪問，同時訪問可能會發生沖突（即可能同時讀/寫同一個存儲單元），解決方法是當發生沖突時，把控制線置為0（忙），暫時關閉一個端口（線程安全）。
多模塊存儲器
在計算機中，數據在存儲器中是連續存儲的，取的時候也是連續訪問的。假設每個存儲體的存取周期為T（存取時間+恢復時間）。
- 高位交叉編址：高位是存儲器編號，低位是存儲器中的存儲單元的地址。從一個存儲期開始，存完一整個存儲器之后，存到下一個存儲器；取也同理。連續訪問n個存儲單元要花費nT。
- 低位交叉編址：與上一個相反。存取是按：M0,M1,M2,M3,M0...的順序來的。連續訪問n個存儲單元只需花費T+(n-1)τ（τ為下面右圖中M1高度處左邊空出的長度），τ為存取周期中的存取時間，這也就是流水線的原理。
多體並行 —— 提高主存的存取速度
緩存
主要作用：解決主存與CPU速度不匹配的問題。
工作原理
主存由2^n個可編譯的字組成，每個字有唯一的n位地址
主存 和 緩存以塊 為單位存儲。Cache塊，是Cache與主存之間
傳送數據的基本單位
塊的大小相同
命中率H： CPU欲訪問的信息已在
Cache中的比率
設一個程序執行期間， Cache的總
命中次數為Nc，訪問主存的總次
數為Nm，
則 H = Nc / (Nc+Nm)
缺失率M = 1 - H
設Tc為命中時的Cache訪問時間，
Tm為未命中時的訪問時間
Cache—主存系統的平均訪問時間
Ta
為 Ta = H _ Tc + (1-H) _* Tm
- 主存中的塊放到Cache中哪個位置？
(1)空位隨意放：全相聯映射
(2)對號入座：直接映射
(3)按號分組，組內隨意放：組相聯映射
- 對於(1)， Cache滿了如何處理？
對於(2)(3)，對應位置被占用如何處理？
隨機(RAND)算法、先進先出(FIFO)算法、
近期最少使用(LRU)算法、
最不經常使用(LFU)算法。
- 修改Cache中的內容后，如何保持主存中相應內容的一致性？
命中：全寫法(write-through)
寫回法(write-back)
不命中：寫分配法(write-allocate)
非寫分配法(not-write-allocate)
Cache地址映射方式
替換算法
-
隨機算法(RAND)： 隨機地確定替換的Cache塊。它的實現比較簡單，但沒有依據程序
訪問的局部性原理，故可能命中率較低。 -
先進先出算法(FIFO)： 選擇最早調入的行進行替換。它比較容易實現，但也沒有依據程序訪問的局部性原理，可能會把一些需要經常使用的程序塊（如循環程序）也作為最早進入Cache的塊替換掉。
-
近期最少使用算法(LRU)： 依據程序訪問的局部性原理選擇近期內長久未訪問過的存
儲行作為替換的行，平均命中率要比FIFO要高，是堆棧類算法。
LRU算法對每行設置一個計數器， Cache每命中一次，命中行計數器清0，而其他各行計
數器均加1，需要替換時比較各特定行的計數值，將計數值最大的行換出。 -
最不經常使用算法(LFU)： 將一段時間內被訪問次數最少的存儲行換出。每行也設置
一個計數器，新行建立后從0開始計數，每訪問一次，被訪問的行計數器加1，需要替
換時比較各特定行的計數值，將計數值最小的行換出。
寫策略
[
](https://blog.csdn.net/qq_34039868/article/details/110536363)
CPU
組成結構
功能
1.指令控制。完成取指令、分析指令和執行指令的操作，即程序的順序控制。
2.操作控制。一條指令的功能往往是由若干操作信號的組合來實現的。CPU管理並產生由內存取出的每條指令的操作信號，把各種操作信號送往相應的部件，從而控制這些部件按指令的要求進行動作。
3.時間控制。對各種操作加以時間上的控制。時間控制要為每條指令按時間順序提供應有的控制信號。
4.數據加工。對數據進行算術和邏輯運算。
5.中斷處理。對計算機運行過程中出現的異常情況和特殊請求進行處理。
指令執行過程
指令周期
指令執行方案
一個指令周期通常要包括幾個時間段（執行步驟），每個步驟完成
指令的一部分功能，幾個依次執行的步驟完成這條指令的全部功能。
方案1．單指令周期
對所有指令都選用相同的執行時間來完成 。
指令之間串行執行；指令周期取決於執行時間最長的指令的執行時間。
對於那些本來可以在更短時間內完成的指令，要使用這個較長的周期來完成，會降低整個系統的運行速度。
方案2．多指令周期
對不同類型的指令選用不同的執行步驟來完成 。
指令之間串行執行；可選用不同個數的時鍾周期來完成不同指令的執行過程。
需要更復雜的硬件設計。
方案3．流水線方案
在每一個時鍾周期啟動一條指令，盡量讓多條指令同時運行，但各自處在不同的執行步驟中 。
指令之間並行執行。
指令流水線
定義
流水線的性能指標
1.吞吐率
2.加速比
3.效率
產生的問題
計算機的性能指標
輸入/輸出系統
基本概念
I/O系統演變過程
基本組成
I/O接口
I/O接口的功能
I/O接口（I/O控制器）是主機和外設之間的交接界面，通過接口可以實現主機和外設之間的信息交換。
1.設備選址
2.傳送命令
3.傳送數據
4.反映I/O設備的工作狀態
I/O接口的基本結構
I/O接口的類型
| 按數據傳送方式可分為
- 並行接口：一個字節或一個字所有位同時傳送。
- 串行接口：一位一位地傳送。
| 注：這里所說的數據傳送方式指的是外設和接口一側的傳送方式，而在主機和接口一側，數據總是並行傳送的。接口要完成數據格式轉換。 |
|---|
| 按主機訪問I/O設備的控制方式可分為 |
- 程序查詢接口
- 中斷接口
- DMA接口
|
| 按功能選擇的靈活性可分為 - 可編程接口
- 不可編程接口
|
接口與端口
I/O端口是指接口電路中可以被CPU直接訪問的寄存器。
I/O端口要想能夠被CPU訪問，必須要有端口地址，每一個端口都對應着一個端口地址。
外部設備
外部設備也稱外圍設備，是除了主機以外的、能直接或間接與計算機交換信息的裝置。包括 輸入設備 輸出設備 外存設備。外存儲器既可以作為輸入設備，也可以作為輸出設備。（既可以存數據，也可以讀數據）
I/O方式
1、程序查詢方式
程序查詢方式流程圖
程序查詢方式接口結構
2、中斷
程序中斷是指在計算機執行現行程序的過程中，出現某些急需處理的異常情況或特殊請求，CPU暫
時中止現行程序，而轉去對這些異常情況或特殊請求進行處理，在處理完畢后CPU又自動返回到現
行程序的斷點處，繼續執行原程序。
工作流程：
1.中斷請求
中斷源向CPU發送中斷請求信號。
2.中斷響應
響應中斷的條件。
中斷判優：多個中斷源同時提出請求時通過中斷判優邏輯響應一個中斷源。
3.中斷處理
中斷隱指令。
中斷服務程序。
中斷請求的分類
中斷判優
中斷判優既可以用硬件實現，也可用軟件實現：
硬件實現是通過硬件排隊器實現的，它既可以設置在CPU中，也可以分散在各個中斷源中；
軟件實現是通過查詢程序實現的。
優先級
1.硬件故障中斷屬於最高級，其次是軟件中斷；
2.非屏蔽中斷優於可屏蔽中斷；
3. DMA請求優於I/O設備傳送的中斷請求；
4.高速設備優於低速設備；
5.輸入設備優於輸出設備；
6.實時設備優於普通設備。
**中斷處理過程 **
中斷隱指令的主要任務：
① 關中斷。在中斷服務程序中，為了保護中斷現場（即CPU主要寄存器中的內容）期間不被新的中斷所打斷，必須關中斷，從而保證被中斷的程序在中斷服務程序執行完畢之后能接着正確地執行下去。為了實現原子操作
② 保存斷點。為了保證在中斷服務程序執行完畢后能正確地返回到原來的程序，必須將原來程序的斷點（即程序計數器（PC）的內容）保存起來。可以存入堆棧，也可以存入指定單元。
③ 引出中斷服務程序。引出中斷服務程序的實質就是取出中斷服務程序的入口地址並傳送給程序計數器（PC）。
中斷服務程序的主要任務：
① 保護現場
一是保存程序斷點(PC)，已由中斷隱指令完成；
二是保存通用寄存器和狀態寄存器的內容，由中斷服務程序完成。
可以使用堆棧，也可以使用特定存儲單元。
② 中斷服務(設備服務)
主體部分，如通過程序控制需打印的字符代碼送
入打印機的緩沖存儲器中。
③ 恢復現場
通過出棧指令或取數指令把之前保存的信息送回
寄存器中。
④中斷返回
通過中斷返回指令回到原程序斷點處。
程序中斷的作用如下：
① 實現CPU與I/O設備的並行工作。
② 處理硬件故障和軟件錯誤。
③ 實現人機交互，用戶干預機器需要用到中斷系統。
④ 實現多道程序、分時操作，多道程序的切換需借助於中斷系統。
⑤ 實時處理需要借助中斷系統來實現快速響應。
⑥ 實現應用程序和操作系統（管態程序）的切換，稱為“軟中斷”。
⑦ 多處理器系統中各處理器之間的信息交流和任務切換。
3、DMA方式
在DMA方式中，當I/O設備需要進行數據傳送時，通過DMA控制器(DMA接口)向CPU提出DMA傳送請求，CPU響應之后將讓出系統總線，由DMA控制器接管總線進行數據傳送。
其主要功能有：
傳送前
1）接受外設發出的DMA請求，並向CPU發出總線請求。
2）CPU響應此總線請求，發出總線響應信號，接管總線控制權，進入DMA操作周期。
傳送時
3）確定傳送數據的主存單元地址及長度，並能自動修改主存地址計數和傳送長度計數。
4）規定數據在主存和外設間的傳送方向，發出讀寫等控制信號，執行數據傳送操作。
傳送后
5）向CPU報告DMA操作的結束。
DMA傳送過程
DMA傳送方式
主存和DMA控制器之間有一條數據通路，因此主存和I/O設備之間交換信息時，不通過CPU。但當I/O設備和CPU
同時訪問主存時，可能發生沖突，為了有效地使用主存，DMA控制器與CPU通常采用以下3種方法使用主存。
由於DMA方式傳送數據不需要經過CPU，因此不必中
斷現行程序，I/O與主機並行工作，程序和傳送並行
工作。
DMA方式具有下列特點：
① 它使主存與CPU的固定聯系脫鈎，主存既可被CPU訪問，又可被外設訪問。
② 在數據塊傳送時，主存地址的確定、傳送數據的計數等都由硬件電路直接實現。
③ 主存中要開辟專用緩沖區，及時供給和接收外設的數據。
④ DMA傳送速度快，CPU和外設並行工作，提高了系統效率。
⑤ DMA在傳送開始前要通過程序進行預處理，結束后要通過中斷方式進行后處理。
DMA方式與中斷方式的對比
CPU占用情況
指令
指令格式
指令（又稱機器指令） ：
是指示計算機執行某種操作的命令，
是計算機運行的最小功能單位。
一台計算機的所有指令的集合構成該機的指令系統，也稱為指令集。
一條指令就是機器語言的一個語句，它是一組有意義的二進制代碼。
一條指令通常要包括操作碼字段和地址碼字段兩部分：
地址碼
操作碼
操作碼分類：
定長操作碼： 在指令字的最高位部分分配固定的若干位（定長）表示操作碼。
-
一般n位操作碼字段的指令系統最大能夠表示2n條指令。
-
優： 定長操作碼對於簡化計算機硬件設計，提高指令譯碼和識別速度很有利；
-
缺：指令數量增加時會占用更多固定位，留給表示操作數地址的位數受限。
**擴展操作碼(不定長操作碼) **：全部指令的操作碼字段的位數不固定，且分散地放在指令字的不同位置上。
-
最常見的變長操作碼方法是擴展操作碼，使操作碼的長度隨地址碼的減少而增加，不同地址數的指令 可以具有不同長度的操作碼，從而在滿足需要的前提下，有效地縮短指令字長。
-
優： 在指令字長有限的前提下仍保持比較豐富的指令種類；
-
缺 ：增加了指令譯碼和分析的難度，使控制器的設計復雜化。
操作類型
指令尋址方式
指令尋址
給出下一條指令的地址
- 順序尋址：PC（程序計數器）首先指向第一條執行，讀取第一條指令，如果是非JMP操作，則自動將PC+1，只想下一條要執行的指令。
- 跳躍尋址：如果是JMP操作，則將PC的值改成要跳躍的那條指令的地址。
數據尋址
給出要操作的對象的地址
指令中的操作數地址由尋址特征和形式地址構成，數據尋址就是根據尋址特征將形式地址轉換成存儲器中的實際地址。尋址特征一般是由一串二進制位表示。
立即尋址
直接尋址： 指令字中的形式地址A就是操作數的真實地址EA，即EA=A 。[ 指令中存操作數在存儲器中的實際地址，取操作數的時候根據這個地址去存儲器中取出操作數，然后執行指令。]
取指令訪存1次執行指令訪存1次
間接尋址： 指令的地址字段給出的形式地址不是操作數的真正地址，而是操作數有效地址所在的存儲單元的地址，也就是操作數地址的地址，即EA=(A) 。 指令在執行階段要多次訪存
寄存器尋址： 在指令字中直接給出操作數所在的寄存器編號，即EA =Ri，其操作數在由Ri所指的寄存器內。 操作數值存在寄存器中，指令中存寄存器的編號即可，當把指令加載到寄存器中后，就不用再訪問主存了。
取指令訪存1次執行指令訪存o次
寄存器間接尋址：寄存器R中給出的不是一個操作數，而是操作數所在主存單元的地址，即EA=(R)。 取指令訪存1次執行指令訪存1次
總線
基本概念
總線是一組能為多個部件分時共享的公共信息傳送線路。
總線分類
按數據傳輸格式
| 
|
優點：只需要一條傳輸線，成本低廉，廣泛應用於長距離傳輸； 應用於計算機內部時，可以節省布線空間。
缺點：在數據發送和接收的時候要進行拆卸和裝配，要考慮串行- 並行轉換的問題。
優點：總線的邏輯時序比較簡單，電路實現起來比較容易。
缺點：信號線數量多，占用更多的布線空間；遠距離傳輸成本高昂；由於工作頻率較高時，並行的信號線之間會產生嚴重干擾， 對每條線等長的要求也越高，所以無法持續提升工作頻率。 |
| --- | --- |
按總線功能
- 片內總線
片內總線是芯片內部的總線，指同一部件。
它是CPU芯片內部的各寄存器之間、寄存器與ALU運算部件之間的公共連接線。
- 系統總線
系統總線是計算機系統內各功能部件（CPU、主存、I/O接口、
通道）之間相互連接的總線。 按系統總線傳輸信息內容的不同，又可分為3類：數據總線、地址總線和控制總線。
1）數據總線用來傳輸各功能部件之間的數據信息，它是雙向傳輸總線，其位數與機器 字長 、存儲字長有關。
2）地址總線用來指出數據總線上的源數據或目的數據所在的主存單元或I/O端口的地址，它是單向傳輸總線，地址總線的位數與主存地址空間的大小有關。
3）控制總線傳輸的是控制信息，包括CPU送出的控制命令和主存（或外設）返回CPU的 反饋信號。
- 通信總線
通信總線是用於計算機系統之間或計算機系統與其他系統（如遠程通信設備、測試設備）
之間信息傳送的總線，通信總線也稱為外部總線。
總線結構
CPU、主存、I/O設備（通過I/O接口）都連接在一組總線上
雙總線結構有兩條總線，一條是主存總線，用於CPU、主存和通道之間進行數據傳送；另一條是I/O總線，用於多個外部設備與通道之間進行數據傳送。
三總線結構是在計算機系統各部件之間采用3條各自獨立的總線來構成信息通路，這3條總線分別為主存總線、I/O總線和直接內存訪問DMA總線。
總線的性能指標
| 總線的性能指標
1.總線的傳輸周期(總線周期)
一次總線操作所需的時間（包括申請階段、尋址階段、傳輸階段和結束階段），通常由若干個總線時鍾周期構成。
2.總線時鍾周期
即機器的時鍾周期。計算機有一個統一的時鍾，以控制整個計算機的各個部件，總線也要受此時鍾的控制。
3.總線的工作頻率
總線上各種操作的頻率，為總線周期的倒數。若總線周期=N個時鍾周期，則總線的工作頻率=時鍾頻率/N。實際上指一秒內傳送幾次數據。
4.總線的時鍾頻率
即機器的時鍾頻率，為時鍾周期的倒數。實際上指一秒內有多少個時鍾周期。
5.總線寬度
又稱為總線位寬，它是總線上同時能夠傳輸的數據位數，通常是指數據總線的根數，如32根稱為32位（bit）總線。
6.總線帶寬
可理解為總線的數據傳輸率，即單位時間內總線上可傳輸數據的位數，通常用每秒鍾傳送信息的字節數來衡量， 單位可用字節/秒（B/s）表示。
總線帶寬 =總線工作頻率 ×總線寬度（bit/s）=總線工作頻率 × (總線寬度/8)（B/s）= 總線寬度 / 總線周期（bit/s）=總線寬度/8 / 總線周期（B/s）
注： 總線帶寬是指總線本身所能達到的最高傳輸速率。
7.總線復用
總線復用是指一種信號線在不同的時間傳輸不同的信息。 可以使用較少的線傳輸更多的信息，從而節省了空間和成本。
8.信號線數
| 地址總線、數據總線和控制總線3種總線數的總和稱為信號線數。 |
|---|
總線仲裁
同一時刻只能有一個設備控制總線傳輸操作，可以有一個或多個設備從總線接收數據。多個主設備同時競爭主線控制權時，以某種方式選擇一個主設備優先獲得總線控制權稱為總線仲裁。總線作為一種共享設備，不可避免地會出現同一時刻有多個主設備競爭總線控制權的問題
操作和定時
| **總線傳輸的四個階段 ** 1）申請分配階段：由需要使用總線的主模塊（或主設備）提出申請，經總線仲裁機構決定將下一傳輸周期的總線使用權授予某一申請者。也可將此階段細分為傳輸請求和總線仲裁兩個階段。
2）尋址階段：獲得使用權的主模塊通過總線發出本次要訪問的從模塊的地址及有關命令，啟動參與本次傳輸的從模塊。
3）傳輸階段：主模塊和從模塊進行數據交換，可單向或雙向進行數據傳送。
| 4）結束階段：主模塊的有關信息均從系統總線上撤除，讓出總線使用權。 |
|---|
| 總線定時是指總線在雙方交換數據的過程中需要時間上配合關系的控制，這種控制稱為總線定時，它的實質是一種協議或規則 |
| 同步通信(同步定時方式) 由 統一時鍾 控制數據傳送 |
| 異步通信(異步定時方式) 采用 應答方式，沒有公共時鍾標准 |
| 半同步通信 同步、異步結合 |
| 分離式通信 充分挖掘系統總線每瞬間的潛力 |