计算机的层次结构
计算机硬件的基本组成
计算机的工作过程：CPU对存储在主存中指令序列（称为程序）和数据进行取指执行操作
总线是一组能为多个部件分时共享的公共信息传送线路。总线是信号的公共传输线，是连接多个部件的信息传输线，是各部件共享的传输介质。主存通过 数据总线 地址总线 控制总线 与CPU连接 ；
存储器是用来存储程序和各种数据信息的记忆部件。存储器可分为主存储器(简称主存或内存)和辅助存储器(简称辅存或外存)两大类。和CPU直接交换信息的是主存。
主存储器用来存放指令和数据，并能由中央处理器（CPU）直接随机存取（有时亦称直接访问）。CPU可以直接进行访问，也可以和高速缓存器以及辅存交换数据。
高速缓冲存储器：位于CPU和主存之间，用来存放正在执行的程序段和数据
指令（又称机器指令）
是指示计算机执行某种操作的命令，
是计算机运行的最小功能单位。
一台计算机的所有指令的集合构成该机的指令系统，也称为指令集。
一条指令就是机器语言的一个语句，它是一组有意义的二进制代码。
一条指令通常要包括操作码字段和地址码字段两部分。
CPU=运算器+控制器
I/O系统（输入输出系统）管理和实现计算机系统中的主机与外部进行通信。接受用户输入的原始数据和程序，将存入在内存中的由计算机处理的结果转变为人们能接受的形式输出
计算机的工作过程
存储系统
层次结构
- 主存：CPU可以直接进行访问的，也可以和高速缓存器以及辅存交换数据
- 辅存：存放暂时不用的数据
- 高速缓冲存储器：位于CPU和主存之间，用来存放正在执行的程序段和数据
缓存-主存层次：解决CPU和主存速度不匹配问题。
主存-辅存层次：解决容量问题。
按介质分类
- 随机存储器RAM：主要用于主存和高速缓存
- DRAM(动态)：用在主存 ；
SRAM(静态)：用在缓存
- DRAM(动态)：用在主存 ；
- 只读存储器ROM：只能随机读，但不能随机写入。断电不会丢
- 串行访问存储器：需按其物理地址顺序寻址，包括顺序存储器（磁带）与直接存取存储器（磁盘）
按信息的可保存性分类
- 易失性存储器：RAM
- 非易失性存储器：ROM 磁表面存储器和光存储器
- 破坏性读出和非破坏性读出（破坏性：每次读出后，要立即接一个再生操作，以便恢复被破坏的数据）
- 存储器的性能指标
- 存储容量：存储字节*字长
- 单位成本：每位价格=总成本/容量
- 存储速度：数据传输率=数据的宽度/存储周期
- 存取时间：存取时间时指从启动一次存储器操作到完成该操作所经历的时间，分为读出时间和写入时间。
- 存取周期： 它是指存储器进行一次完整的读写操作所需的全部时间，即连续两次独立访问存储器操作（读或写操作）之间所需的最小时间间隔。
- 主存带宽：主存带宽又称数据传输率，表示每秒从主存进出信息的最大数量，单位为字/秒，字节/秒 ；存取时间不等于存储周期，通常存储周期大于存取时间。因为任何一种存储器，在读写操作之后，总要有一段恢复内部状态的复原时间。
主存储器
概述
- 基本组成： 存储体（大楼）– 存储单元（房间）– 存储元件（床位）-- 0 / 1（无人/有人）。
- 主存中存储单元地址的分配： 主存个存储单元的空间位置是由单元地址号来表示，地址总线是指出储存单元地址号，由地址号可以读出写入一个储存字。
- 技术指标：
（1）存储容量 ：指主存能存放二进制代码的总位数，也可用字节总数 来表示。
存储容量=存储单元个数 x 存储字长
存储容量=存储单元个数 x 存储字长/8
（2）存储速度 ：由存取时间和存储周期来表示。
主存储器的模型
总容量 = 存储单元个数×存储字长 bit 1Byte = 8bit
= 存储单元个数×存储字长/8 Byte
Eg：MAR为32位，MDR为8位 ； 总容量 = 2^32 * 8 bit = 4GB
存储芯片基本结构
主存通过 数据总线 地址总线 控制总线 与CPU连接
（1）地址线连接：通常将CPU地址线的低位与存储芯片的地址线相连（CPU地址线多于存储芯片地址线）。
（2）数据线连接 : 若存储芯片与CPU的数据线不相等，就对存储芯片进行扩位（使他们数据位数相等）。
（3）读 / 写命令线连接 ：高电平为读，低电平为写。
（4）片选线连接 ：是CPU与存储芯片正确工作的关键。片选有效信号与CPU的访存信号MREQ（低电平有效，有效时，这次访问的地址才在存储器当中）有关。
（5）合理选择存储芯片 ：ROM存放系统程序，RAM为用户编程设计。
存储矩阵是由一个一个的存储元构成；
- 译码驱动电路分为译码器和驱动器，译码器会输出某一条线路的高电平信号，驱动器是为了保证译码器输出的高电平稳定可靠的，可以理解为将电信号放大的部件。
- 读写电路是连通存储元的电路
- 地址线：用来读取和写入数据，接收地址信息，通常是CPU通过地址总线传来的
- 数据线：实现数据的传输，其位数与芯片可读出或写入的数据位数有关
- 片选线：传输芯片选择信号或者芯片使能信号，用来选择存储芯片
- 读写控制线：可以一条，可能有两条
-
单信号控制读写 WE(低电平写,高电平读)
-
双信号控制读写 OE(允许读) #WE(允许写)
-
每个存储芯片都对外有金属引脚，用来接收地址信号，数据信号，片选信号，读写信号，每条地址线、数据线、片选线以及读写控制线都会对应一个金属的引脚
存储芯片有n位地址，代表地址线有n条，对应 2^n个存储单元，那么，该芯片的总存量=存储单元个数存储字长；
比如88位的存储芯片，第一个8代表有8个存储单元；第2个8反映存储字长，表示每个存储单元包含8位的信息，常见的描述：8K * 8位，即 2^13 * 8bit，表示有 2^13 个存储单元，每个存储单元的存储字长有 8 位，包含8个存储元件。
CPU有8根数据总线，16根地址总线，CPU的同一根数据总线只能连接一块存储芯片，而所有的地址总线可以并行连接多个存储器芯片。
下面8块存储字长为1位的存储芯片同时为CPU提供服务，相当于1个8K X 8位的存储器，容量8KB。
寻址的概念
- 寻址：就是通过地址线传过来的数据，定位到存储体中的目标数据单元所在的位置。
- 地址线：作用是输送现在想要访问的存储单元的地址。
- 数据总线：作用是将数据写入到存储芯片的存储单元中，一个存储单元的存储字长有几位，数据总线就有多少根。
- 数据线和地址线数量共同反映了存储芯片容量的大小，如地址线10根，数据线8根（每一个存储单元有8bit），则芯片容量=2^10 x 8bit = 8K位。
- 译码器：将二进制位数翻译成不同的状态，如3位二进制右8中状态。
主存与CPU的连接
系统程序区用ROM，用户程序区用RAM
提速方案
存取周期
- 存取周期：计算机中，存储器在存或取之后不能立即进行下次存或取，要有一定的恢复时间。注意这里存+恢复或取+恢复都是一个周期的时间。这里提升存取效率的关键就是把存取完之后的“恢复时间”利用起来。
双端口RAM
RAM同时提供两个端口供两个CPU同时访问，同时访问可能会发生冲突（即可能同时读/写同一个存储单元），解决方法是当发生冲突时，把控制线置为0（忙），暂时关闭一个端口（线程安全）。
多模块存储器
在计算机中，数据在存储器中是连续存储的，取的时候也是连续访问的。假设每个存储体的存取周期为T（存取时间+恢复时间）。
- 高位交叉编址：高位是存储器编号，低位是存储器中的存储单元的地址。从一个存储期开始，存完一整个存储器之后，存到下一个存储器；取也同理。连续访问n个存储单元要花费nT。
- 低位交叉编址：与上一个相反。存取是按：M0,M1,M2,M3,M0...的顺序来的。连续访问n个存储单元只需花费T+(n-1)τ（τ为下面右图中M1高度处左边空出的长度），τ为存取周期中的存取时间，这也就是流水线的原理。
多体并行 —— 提高主存的存取速度
缓存
主要作用：解决主存与CPU速度不匹配的问题。
工作原理
主存由2^n个可编译的字组成，每个字有唯一的n位地址
主存 和 缓存以块 为单位存储。Cache块，是Cache与主存之间
传送数据的基本单位
块的大小相同
命中率H： CPU欲访问的信息已在
Cache中的比率
设一个程序执行期间， Cache的总
命中次数为Nc，访问主存的总次
数为Nm，
则 H = Nc / (Nc+Nm)
缺失率M = 1 - H
设Tc为命中时的Cache访问时间，
Tm为未命中时的访问时间
Cache—主存系统的平均访问时间
Ta
为 Ta = H _ Tc + (1-H) _* Tm
- 主存中的块放到Cache中哪个位置？
(1)空位随意放：全相联映射
(2)对号入座：直接映射
(3)按号分组，组内随意放：组相联映射
- 对于(1)， Cache满了如何处理？
对于(2)(3)，对应位置被占用如何处理？
随机(RAND)算法、先进先出(FIFO)算法、
近期最少使用(LRU)算法、
最不经常使用(LFU)算法。
- 修改Cache中的内容后，如何保持主存中相应内容的一致性？
命中：全写法(write-through)
写回法(write-back)
不命中：写分配法(write-allocate)
非写分配法(not-write-allocate)
Cache地址映射方式
替换算法
-
随机算法(RAND)： 随机地确定替换的Cache块。它的实现比较简单，但没有依据程序
访问的局部性原理，故可能命中率较低。 -
先进先出算法(FIFO)： 选择最早调入的行进行替换。它比较容易实现，但也没有依据程序访问的局部性原理，可能会把一些需要经常使用的程序块（如循环程序）也作为最早进入Cache的块替换掉。
-
近期最少使用算法(LRU)： 依据程序访问的局部性原理选择近期内长久未访问过的存
储行作为替换的行，平均命中率要比FIFO要高，是堆栈类算法。
LRU算法对每行设置一个计数器， Cache每命中一次，命中行计数器清0，而其他各行计
数器均加1，需要替换时比较各特定行的计数值，将计数值最大的行换出。 -
最不经常使用算法(LFU)： 将一段时间内被访问次数最少的存储行换出。每行也设置
一个计数器，新行建立后从0开始计数，每访问一次，被访问的行计数器加1，需要替
换时比较各特定行的计数值，将计数值最小的行换出。
写策略
[
](https://blog.csdn.net/qq_34039868/article/details/110536363)
CPU
组成结构
功能
1.指令控制。完成取指令、分析指令和执行指令的操作，即程序的顺序控制。
2.操作控制。一条指令的功能往往是由若干操作信号的组合来实现的。CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信号送往相应的部件，从而控制这些部件按指令的要求进行动作。
3.时间控制。对各种操作加以时间上的控制。时间控制要为每条指令按时间顺序提供应有的控制信号。
4.数据加工。对数据进行算术和逻辑运算。
5.中断处理。对计算机运行过程中出现的异常情况和特殊请求进行处理。
指令执行过程
指令周期
指令执行方案
一个指令周期通常要包括几个时间段（执行步骤），每个步骤完成
指令的一部分功能，几个依次执行的步骤完成这条指令的全部功能。
方案1．单指令周期
对所有指令都选用相同的执行时间来完成 。
指令之间串行执行；指令周期取决于执行时间最长的指令的执行时间。
对于那些本来可以在更短时间内完成的指令，要使用这个较长的周期来完成，会降低整个系统的运行速度。
方案2．多指令周期
对不同类型的指令选用不同的执行步骤来完成 。
指令之间串行执行；可选用不同个数的时钟周期来完成不同指令的执行过程。
需要更复杂的硬件设计。
方案3．流水线方案
在每一个时钟周期启动一条指令，尽量让多条指令同时运行，但各自处在不同的执行步骤中 。
指令之间并行执行。
指令流水线
定义
流水线的性能指标
1.吞吐率
2.加速比
3.效率
产生的问题
计算机的性能指标
输入/输出系统
基本概念
I/O系统演变过程
基本组成
I/O接口
I/O接口的功能
I/O接口（I/O控制器）是主机和外设之间的交接界面，通过接口可以实现主机和外设之间的信息交换。
1.设备选址
2.传送命令
3.传送数据
4.反映I/O设备的工作状态
I/O接口的基本结构
I/O接口的类型
| 按数据传送方式可分为
- 并行接口：一个字节或一个字所有位同时传送。
- 串行接口：一位一位地传送。
| 注：这里所说的数据传送方式指的是外设和接口一侧的传送方式，而在主机和接口一侧，数据总是并行传送的。接口要完成数据格式转换。 |
|---|
| 按主机访问I/O设备的控制方式可分为 |
- 程序查询接口
- 中断接口
- DMA接口
|
| 按功能选择的灵活性可分为 - 可编程接口
- 不可编程接口
|
接口与端口
I/O端口是指接口电路中可以被CPU直接访问的寄存器。
I/O端口要想能够被CPU访问，必须要有端口地址，每一个端口都对应着一个端口地址。
外部设备
外部设备也称外围设备，是除了主机以外的、能直接或间接与计算机交换信息的装置。包括 输入设备 输出设备 外存设备。外存储器既可以作为输入设备，也可以作为输出设备。（既可以存数据，也可以读数据）
I/O方式
1、程序查询方式
程序查询方式流程图
程序查询方式接口结构
2、中断
程序中断是指在计算机执行现行程序的过程中，出现某些急需处理的异常情况或特殊请求，CPU暂
时中止现行程序，而转去对这些异常情况或特殊请求进行处理，在处理完毕后CPU又自动返回到现
行程序的断点处，继续执行原程序。
工作流程：
1.中断请求
中断源向CPU发送中断请求信号。
2.中断响应
响应中断的条件。
中断判优：多个中断源同时提出请求时通过中断判优逻辑响应一个中断源。
3.中断处理
中断隐指令。
中断服务程序。
中断请求的分类
中断判优
中断判优既可以用硬件实现，也可用软件实现：
硬件实现是通过硬件排队器实现的，它既可以设置在CPU中，也可以分散在各个中断源中；
软件实现是通过查询程序实现的。
优先级
1.硬件故障中断属于最高级，其次是软件中断；
2.非屏蔽中断优于可屏蔽中断；
3. DMA请求优于I/O设备传送的中断请求；
4.高速设备优于低速设备；
5.输入设备优于输出设备；
6.实时设备优于普通设备。
**中断处理过程 **
中断隐指令的主要任务：
① 关中断。在中断服务程序中，为了保护中断现场（即CPU主要寄存器中的内容）期间不被新的中断所打断，必须关中断，从而保证被中断的程序在中断服务程序执行完毕之后能接着正确地执行下去。为了实现原子操作
② 保存断点。为了保证在中断服务程序执行完毕后能正确地返回到原来的程序，必须将原来程序的断点（即程序计数器（PC）的内容）保存起来。可以存入堆栈，也可以存入指定单元。
③ 引出中断服务程序。引出中断服务程序的实质就是取出中断服务程序的入口地址并传送给程序计数器（PC）。
中断服务程序的主要任务：
① 保护现场
一是保存程序断点(PC)，已由中断隐指令完成；
二是保存通用寄存器和状态寄存器的内容，由中断服务程序完成。
可以使用堆栈，也可以使用特定存储单元。
② 中断服务(设备服务)
主体部分，如通过程序控制需打印的字符代码送
入打印机的缓冲存储器中。
③ 恢复现场
通过出栈指令或取数指令把之前保存的信息送回
寄存器中。
④中断返回
通过中断返回指令回到原程序断点处。
程序中断的作用如下：
① 实现CPU与I/O设备的并行工作。
② 处理硬件故障和软件错误。
③ 实现人机交互，用户干预机器需要用到中断系统。
④ 实现多道程序、分时操作，多道程序的切换需借助于中断系统。
⑤ 实时处理需要借助中断系统来实现快速响应。
⑥ 实现应用程序和操作系统（管态程序）的切换，称为“软中断”。
⑦ 多处理器系统中各处理器之间的信息交流和任务切换。
3、DMA方式
在DMA方式中，当I/O设备需要进行数据传送时，通过DMA控制器(DMA接口)向CPU提出DMA传送请求，CPU响应之后将让出系统总线，由DMA控制器接管总线进行数据传送。
其主要功能有：
传送前
1）接受外设发出的DMA请求，并向CPU发出总线请求。
2）CPU响应此总线请求，发出总线响应信号，接管总线控制权，进入DMA操作周期。
传送时
3）确定传送数据的主存单元地址及长度，并能自动修改主存地址计数和传送长度计数。
4）规定数据在主存和外设间的传送方向，发出读写等控制信号，执行数据传送操作。
传送后
5）向CPU报告DMA操作的结束。
DMA传送过程
DMA传送方式
主存和DMA控制器之间有一条数据通路，因此主存和I/O设备之间交换信息时，不通过CPU。但当I/O设备和CPU
同时访问主存时，可能发生冲突，为了有效地使用主存，DMA控制器与CPU通常采用以下3种方法使用主存。
由于DMA方式传送数据不需要经过CPU，因此不必中
断现行程序，I/O与主机并行工作，程序和传送并行
工作。
DMA方式具有下列特点：
① 它使主存与CPU的固定联系脱钩，主存既可被CPU访问，又可被外设访问。
② 在数据块传送时，主存地址的确定、传送数据的计数等都由硬件电路直接实现。
③ 主存中要开辟专用缓冲区，及时供给和接收外设的数据。
④ DMA传送速度快，CPU和外设并行工作，提高了系统效率。
⑤ DMA在传送开始前要通过程序进行预处理，结束后要通过中断方式进行后处理。
DMA方式与中断方式的对比
CPU占用情况
指令
指令格式
指令（又称机器指令） ：
是指示计算机执行某种操作的命令，
是计算机运行的最小功能单位。
一台计算机的所有指令的集合构成该机的指令系统，也称为指令集。
一条指令就是机器语言的一个语句，它是一组有意义的二进制代码。
一条指令通常要包括操作码字段和地址码字段两部分：
地址码
操作码
操作码分类：
定长操作码： 在指令字的最高位部分分配固定的若干位（定长）表示操作码。
-
一般n位操作码字段的指令系统最大能够表示2n条指令。
-
优： 定长操作码对于简化计算机硬件设计，提高指令译码和识别速度很有利；
-
缺：指令数量增加时会占用更多固定位，留给表示操作数地址的位数受限。
**扩展操作码(不定长操作码) **：全部指令的操作码字段的位数不固定，且分散地放在指令字的不同位置上。
-
最常见的变长操作码方法是扩展操作码，使操作码的长度随地址码的减少而增加，不同地址数的指令 可以具有不同长度的操作码，从而在满足需要的前提下，有效地缩短指令字长。
-
优： 在指令字长有限的前提下仍保持比较丰富的指令种类；
-
缺 ：增加了指令译码和分析的难度，使控制器的设计复杂化。
操作类型
指令寻址方式
指令寻址
给出下一条指令的地址
- 顺序寻址：PC（程序计数器）首先指向第一条执行，读取第一条指令，如果是非JMP操作，则自动将PC+1，只想下一条要执行的指令。
- 跳跃寻址：如果是JMP操作，则将PC的值改成要跳跃的那条指令的地址。
数据寻址
给出要操作的对象的地址
指令中的操作数地址由寻址特征和形式地址构成，数据寻址就是根据寻址特征将形式地址转换成存储器中的实际地址。寻址特征一般是由一串二进制位表示。
立即寻址
直接寻址： 指令字中的形式地址A就是操作数的真实地址EA，即EA=A 。[ 指令中存操作数在存储器中的实际地址，取操作数的时候根据这个地址去存储器中取出操作数，然后执行指令。]
取指令访存1次执行指令访存1次
间接寻址： 指令的地址字段给出的形式地址不是操作数的真正地址，而是操作数有效地址所在的存储单元的地址，也就是操作数地址的地址，即EA=(A) 。 指令在执行阶段要多次访存
寄存器寻址： 在指令字中直接给出操作数所在的寄存器编号，即EA =Ri，其操作数在由Ri所指的寄存器内。 操作数值存在寄存器中，指令中存寄存器的编号即可，当把指令加载到寄存器中后，就不用再访问主存了。
取指令访存1次执行指令访存o次
寄存器间接寻址：寄存器R中给出的不是一个操作数，而是操作数所在主存单元的地址，即EA=(R)。 取指令访存1次执行指令访存1次
总线
基本概念
总线是一组能为多个部件分时共享的公共信息传送线路。
总线分类
按数据传输格式
| 
|
优点：只需要一条传输线，成本低廉，广泛应用于长距离传输； 应用于计算机内部时，可以节省布线空间。
缺点：在数据发送和接收的时候要进行拆卸和装配，要考虑串行- 并行转换的问题。
优点：总线的逻辑时序比较简单，电路实现起来比较容易。
缺点：信号线数量多，占用更多的布线空间；远距离传输成本高昂；由于工作频率较高时，并行的信号线之间会产生严重干扰， 对每条线等长的要求也越高，所以无法持续提升工作频率。 |
| --- | --- |
按总线功能
- 片内总线
片内总线是芯片内部的总线，指同一部件。
它是CPU芯片内部的各寄存器之间、寄存器与ALU运算部件之间的公共连接线。
- 系统总线
系统总线是计算机系统内各功能部件（CPU、主存、I/O接口、
通道）之间相互连接的总线。 按系统总线传输信息内容的不同，又可分为3类：数据总线、地址总线和控制总线。
1）数据总线用来传输各功能部件之间的数据信息，它是双向传输总线，其位数与机器 字长 、存储字长有关。
2）地址总线用来指出数据总线上的源数据或目的数据所在的主存单元或I/O端口的地址，它是单向传输总线，地址总线的位数与主存地址空间的大小有关。
3）控制总线传输的是控制信息，包括CPU送出的控制命令和主存（或外设）返回CPU的 反馈信号。
- 通信总线
通信总线是用于计算机系统之间或计算机系统与其他系统（如远程通信设备、测试设备）
之间信息传送的总线，通信总线也称为外部总线。
总线结构
CPU、主存、I/O设备（通过I/O接口）都连接在一组总线上
双总线结构有两条总线，一条是主存总线，用于CPU、主存和通道之间进行数据传送；另一条是I/O总线，用于多个外部设备与通道之间进行数据传送。
三总线结构是在计算机系统各部件之间采用3条各自独立的总线来构成信息通路，这3条总线分别为主存总线、I/O总线和直接内存访问DMA总线。
总线的性能指标
| 总线的性能指标
1.总线的传输周期(总线周期)
一次总线操作所需的时间（包括申请阶段、寻址阶段、传输阶段和结束阶段），通常由若干个总线时钟周期构成。
2.总线时钟周期
即机器的时钟周期。计算机有一个统一的时钟，以控制整个计算机的各个部件，总线也要受此时钟的控制。
3.总线的工作频率
总线上各种操作的频率，为总线周期的倒数。若总线周期=N个时钟周期，则总线的工作频率=时钟频率/N。实际上指一秒内传送几次数据。
4.总线的时钟频率
即机器的时钟频率，为时钟周期的倒数。实际上指一秒内有多少个时钟周期。
5.总线宽度
又称为总线位宽，它是总线上同时能够传输的数据位数，通常是指数据总线的根数，如32根称为32位（bit）总线。
6.总线带宽
可理解为总线的数据传输率，即单位时间内总线上可传输数据的位数，通常用每秒钟传送信息的字节数来衡量， 单位可用字节/秒（B/s）表示。
总线带宽 =总线工作频率 ×总线宽度（bit/s）=总线工作频率 × (总线宽度/8)（B/s）= 总线宽度 / 总线周期（bit/s）=总线宽度/8 / 总线周期（B/s）
注： 总线带宽是指总线本身所能达到的最高传输速率。
7.总线复用
总线复用是指一种信号线在不同的时间传输不同的信息。 可以使用较少的线传输更多的信息，从而节省了空间和成本。
8.信号线数
| 地址总线、数据总线和控制总线3种总线数的总和称为信号线数。 |
|---|
总线仲裁
同一时刻只能有一个设备控制总线传输操作，可以有一个或多个设备从总线接收数据。多个主设备同时竞争主线控制权时，以某种方式选择一个主设备优先获得总线控制权称为总线仲裁。总线作为一种共享设备，不可避免地会出现同一时刻有多个主设备竞争总线控制权的问题
操作和定时
| **总线传输的四个阶段 ** 1）申请分配阶段：由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构决定将下一传输周期的总线使用权授予某一申请者。也可将此阶段细分为传输请求和总线仲裁两个阶段。
2）寻址阶段：获得使用权的主模块通过总线发出本次要访问的从模块的地址及有关命令，启动参与本次传输的从模块。
3）传输阶段：主模块和从模块进行数据交换，可单向或双向进行数据传送。
| 4）结束阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权。 |
|---|
| 总线定时是指总线在双方交换数据的过程中需要时间上配合关系的控制，这种控制称为总线定时，它的实质是一种协议或规则 |
| 同步通信(同步定时方式) 由 统一时钟 控制数据传送 |
| 异步通信(异步定时方式) 采用 应答方式，没有公共时钟标准 |
| 半同步通信 同步、异步结合 |
| 分离式通信 充分挖掘系统总线每瞬间的潜力 |