FPGA電平標准的介紹
FPGA電平標准總覽
我們在對FPGA項目進行約束的時候，常常看到這樣的電平標准，例如LVCOM18，LVCOS25，LVDS，LVDS25等等，其實這些都是一系列的電平標准。如圖所示。
針對數字電路而言，數字電路表示電平的只有1和0兩個狀態，在實際的電路中，需要約定什么樣的電壓為1，什么樣的電壓為0。數字電路中的雙閾值是這樣定義的，例如TTL接口電平標准：
對於輸出端，狀態1的電壓要求為大於等於2.4V，狀態0的電壓要求為小於等於0.5V；
對於輸入端，狀態1的判定要求為大於等於2.0V，狀態0的判定要求為小於等於0.8V；
也就是需要大於某一個閾值表示電平1，小於某一個閾值表示電平0.
電平標准的分類
常見IO接口可分為單端IO接口和差分IO接口，詳細的IO標准參見下圖。單端IO接口和差分IO接口均滿足高速接口傳輸，區別在於應用場合不同。
下面具體介紹一下FPGA的各個電平標准：
TTL
TTL是Transistor-Transistor Logic的英文縮寫，從其命名就可以看出，這種接口電平標准的初衷是用於基於三極管結構的數字系統之間的。
工作於TTL接口標准下的數字電路，其內部有源器件的標准電源供給應為5V，輸出、輸入情況如下：
對於輸出端，狀態1的電壓要求為大於等於2.4V，狀態0的電壓要求為小於等於0.5V；
對於輸入端，狀態1的判定要求為大於等於2.0V，狀態0的判定要求為小於等於0.8V；
LVTTL
由於2.4V與5V之間還有很大空間，這對改善噪聲干擾並沒有什么明顯的好處，而且還會增加系統的功耗，並且由於數字狀態1、0之間電平相差較大，還會影響到數字電路的響應速度。因此后來就把TTL的電壓范圍進行了一些壓縮，從而形成了LVTTL——Low Voltage Transistor-Transistor Logic，也即低壓TTL電平標准。以下介紹兩種目前常用的LVTTL標准：
LVTTL3V3
LVTTL3V3的意思，即其內部有源器件的標准電源供給為3.3V，輸出、輸入情況如下：
對於輸出端，狀態1的電壓要求為大於等於2.4V，狀態0的電壓要求為小於等於0.4V；
對於輸入端，狀態1的判定要求為大於等於2.0V，狀態0的判定要求為小於等於0.8V；
對比輸出、輸入端的電壓要求可知，為了保證雙閥值判定的穩定性和抗噪性，輸出端的電壓要求仍比輸入端的雙閥值判定標准要嚴格，這點對於所有的數字系統接口標准是一樣的，以后不再贅述。
LVTTL2V5
LVTTL2V5的意思，即其內部有源器件的標准電源供給為2.5V，輸出、輸入情況如下：
對於輸出端，狀態1的電壓要求為大於等於2.0V，狀態0的電壓要求為小於等於0.2V；
對於輸入端，狀態1的判定要求為大於等於1.7V，狀態0的判定要求為小於等於0.7V
CMOS
CMOS是Complementary Metal Oxide Semiconductor的英文縮寫，從其命名就可以看出，這種接口電平標准的初衷是用於基於NMOS、PMOS組成的MOS管結構的數字系統之間的。
工作於CMOS接口標准下的數字電路，其內部有源器件的標准電源供給為5V，輸出、輸入情況如下：
對於輸出端，狀態1的電壓要求為大於等於4.45V，狀態0的電壓要求為小於等於0.5V；
對於輸入端，狀態1的判定要求為大於等於3.5V，狀態0的判定要求為小於等於1.5V。
CMOS與TTL接口相比，有了更大的噪聲容限，並且其輸入阻抗也遠大於TTL輸入阻抗。
LVCOMS
同TTL一樣，鑒於功耗和響應速度的考慮，CMOS也同樣衍生出了LVCMOS接口標准，並且由於MOS管相對於三極管的導通門限更加低，因此LVCMOS比LVTTL更容易使用較低的電壓進行通信。以下介紹幾種目前常用的LVTTL標准：
LVCOMS33
LVCMOS3V3的意思，即其內部有源器件的標准電源供給為3.3V，輸出、輸入情況如下：
對於輸出端，狀態1的電壓要求為大於等於3.2V，狀態0的電壓要求為小於等於0.4V；
對於輸入端，狀態1的判定要求為大於等於2.0V，狀態0的判定要求為小於等於0.7V。
LVCOMS25
LVCMOS2V5的意思，即其內部有源器件的標准電源供給為2.5V，輸出、輸入情況如下：
對於輸出端，狀態1的電壓要求為大於等於2.0V，狀態0的電壓要求為小於等於0.4V；
對於輸入端，狀態1的判定要求為大於等於1.7V，狀態0的判定要求為小於等於0.7V。
LVCOMS18
LVCMOS1V8的意思，即其內部有源器件的標准電源供給為VCC=1.8V，當然這是有一定容忍度的，不過與之前介紹的電平標准不同，這個容忍度會影響它的輸出、輸入情況，介紹如下：
對於輸出端，狀態1的電壓要求為大於等於VCC-0.45V（若VCC精確等於1.8V，則為1.35V），狀態0的電壓要求為小於等於0.45V；
對於輸入端，狀態1的判定要求為大於等於0.65倍的VCC（若VCC精確等於1.8V，則為1.17V），狀態0的判定要求為小於等於0.35倍的VCC（若VCC精確等於1.8V，則為0.63V）。
LVCOMS15
LVCMOS1V5的意思，即其內部有源器件的標准電源供給為VCC=1.5V，它的容忍度也會影響到其輸出、輸入情況，介紹如下：
對於輸出端，LVCMOS1V5沒有明確的要求，但是肯定是狀態1越接近VCC越好，狀態0越接近0V越好；
對於輸入端，狀態1的判定要求為大於等於0.65倍的VCC（若VCC精確等於1.5V，則為0.975V），狀態0的判定要求為小於等於0.35倍的VCC（若VCC精確等於1.5V，則為0.525V）。
LVCOMS12
LVCMOS1V2的意思，即其內部有源器件的標准電源供給為VCC=1.2V，它的容忍度也會影響到其輸出、輸入情況，介紹如下：
對於輸出端，LVCMOS1V2也沒有明確的要求，但是肯定是狀態1越接近VCC越好，狀態0越接近0V越好；
對於輸入端，狀態1的判定要求為大於等於0.65倍的VCC（若VCC精確等於1.2V，則為0.78V），狀態0的判定要求為小於等於0.35倍的VCC（若VCC精確等於1.2V，則為0.42V）。
LVDS
差分信號以前介紹過了，不做詳細介紹。其特性如下：LVDS的電壓擺幅僅有350mV左右，電流也僅有3.5mA左右，而且又是差分傳輸，因此具有高速、超低功耗、低噪聲和低成本等優良特性。
RS232
RS232是美國電子工業協會EIA（全稱為Electronic Industry Association）制定的一種串行物理接口標准。RS是Recommended Standard的縮寫，中文意思為推薦標准，232為標識號。RS232總線標准共設有25條信號線，這里我們僅討論其數字電平接口判定標准。
RS232的標准電源供給為±12V或±15V，狀態1的電壓要求為-15V到-3V之間，狀態0的電壓要求為3V到15V之間。
RS485
RS485相當於RS232的升級版，與LVDS類似，RS485也是采用差分的形式來傳遞信息（不過RS485是真的傳了兩路電壓信號過去），因此抗干擾性要優於RS232。這里，我們同樣僅關心其數字電平接口判定標准。
RS485的狀態1，其兩線之間的電壓差要求為2V到6V之間；狀態0，其兩線之間的電壓差要求為-6V到-2V之間。
不同標准之間能否混連？
有時候受限於兩方的一些配置情況，可能並不能找出統一的電平標准來進行通信，那么此時，是不是除了設計接口轉換電路板以外就沒有別的方法了呢？並不是的，其實，有些不同的接口電平標准是可以兼容的。
首先單端和差分是不可能兼容的，因為從物理連線上它們就不一樣。但是對於同種類的接口，如果A電平標准的輸出符合B電平標准的輸入，那么就稱A的輸出可驅動B的輸入，如果反之亦然，那么稱A、B兩種電平標准可相互驅動。
例如，CMOS的輸出是可以驅動TTL輸入的，但是反之則不行，因為TTL的狀態1輸出僅為大於等於2.4V，並不能達到CMOS判決狀態1所需要的大於等於3.5V；但是LVTTL3V3和LVCMOS3V3卻可以相互驅動，因為它們的輸出都能滿足彼此的輸入判定要求。
如何得知FPGA上面的引腳是上面標准
電平標准分為板子內部和外部的拓展。面對芯片內部的引腳，通常我們使用VIVADO的TCL命令get_io_standards -of，具體方法如下圖。當我們面對外部的拓展引腳，通常采用查詢該外部拓展的電平手冊的方式來進行。
以BANK117為例子，其支持的電平標准結果如下：
