FPGA是基於SRAM的架構，所以具有SRAM的特點：數據掉電丟失。因此，FPGA每次重新上電后，需要重新寫入配置數據。根據碼流載入的方式，可以將配置模式分為兩大類：
1. 通過JTAG直接下載到FPGA中，每次重新上電都需要再下載一遍。 (JTAG配置模式)
2. 固化/sysCONFIG加載方式。配置數據存儲在外部非易失存儲器中，上電后再加載到FPGA中。(主串、主並、從並、從串)
（題外話： CPLD基於非易失性器件(EEPROM FLASH)，因此掉電不丟失。所以它的上電不需要配置加載，上電速度快。某些FPGA內部內部集成了Flash，聲稱CPLD，實則上電仍需要從Flash中加載配置信息，並不能真正意義上稱其為CPLD）
具體：
1. 調試階段常用直接下載的方式。
如圖是基於JTAG的下載配置方式
2. 固化/sysCONFIG
FPGA掉電數據仍丟失，但是可以把配置信息存儲到非易失器件里，當FPGA上電后，再從該器件里讀取配置數據，就可以重新加載FPGA了。
根據誰提供時鍾， 分為 FPGA主動加載(master) 和 從加載(slave)；
根據加載的數據位寬 分為 串行(serial) 和 並行(parallel) ；
思想都是： 把需要的配置信息存在掉電不丟失的器件里， FPGA上電后， 把信息取出來 。 只是存的器件，取的方式可能有很多分類。
例如，FPGA主動向外部的SPI Flash請求數據，這種配置方式可稱為Master_SPI