聲名轉載： https://www.cnblogs.com/BitArt/archive/2012/12/26/2833100.html
感謝這位大神！
這部分是我來添加：
6.為邏輯推導。
7.為verilg程序，i=7，輸入為8bit；i=15，輸入則為16bit。
仿真情況，輸入hex 0011，計算得 0210.
用計算器得出結果也是一致的。
使用計算器需要注意的是：
poly：CRC-16常用的的多項式x16+x12+x5+1表達式都是0x1021
init： 有的是0x0000，有的是0xffff。
refin：即輸入MSB-LSB翻轉。
refout：即輸出MSB-LSB翻轉。
xorout：即輸出結果與該值xor異或一下。
CRC-16 x16+x12+x5+1 有不同的形式，就是上述幾個值取值不同。
與計算器對比如圖：
大神的原文：
1.概述
CRC即Cyclic Redundancy Check，循環冗余校驗，是一種數字通信中的常用信道編碼技術。其特征是信息段和校驗字段的長度可以任意選定。
2.CRC校驗的基本原理：
CRC碼是由兩部分組成的，前部分是信息碼，就是需要校驗的信息，后部分是校驗碼，如果CRC碼長共n bit，信息碼長k bit，就稱為(n,k)碼，剩余的r bit即為校驗位。如：(7,3)碼：110 1001，前三位110為信息碼，1001為校驗碼。
3.校驗碼的生成規則：
1)將原信息碼左移r bit，右側補零，如 110--> 110 0000；
2)用110 0000除以g(x) (注意，使用的是模2除法,見下文)，得到的余數即為CRC校驗碼；
3)將校驗碼續接到信息碼的尾部，形成CRC碼。
4.關於生成多項式g(x)
在產生CRC校驗碼時，要用到除法運算，一般來說，這是比較麻煩的，因此，把二進制信息預先轉換成一定的格式，這就是CRC的多項式表示。二進制數表示為生成多項式的系數，如下：
所有二進制數均被表示為一個多項式，x僅是碼元位置的標記，因此我們並不關心x的取值，稱之為碼多項式。(我沒研究過CRC代數推理過程，沒體會到用多項式計算的方便之處，這里要學會的就是給出生成多項式g(x)，能寫出對應的二進制即可)
常見的生成多項式如下：
5.關於模2除法
模2運算就是加法不考慮進位，減法不考慮借位，
1）加法運算：
0＋0＝0 0＋1＝1 1＋0＝1 1＋1＝0
例如0101＋0011＝0110，列豎式計算：
0 1 0 1
＋ 0 0 1 1
──────
0 1 1 0
2）減法運算：
0－0＝0 0－1＝1 1－0＝1 1－1＝0
例如0110－0011＝0101，列豎式計算：
0 1 1 0
－ 0 0 1 1
──────
0 1 0 1
3）乘法運算
0×0＝0 0×1＝0 1×0＝0 1×1＝1
多位二進制模2乘法類似於普通意義上的多位二進制乘法，不同之處在於后者累加中間結果時采用帶進位的加法，而模2乘法對中間結果的處理方式采用的是模2加法。例如1011×101＝100111，列豎式計算：
4）除法運算：
0÷1＝0 1÷1＝1
多位二進制模2除法也類似於普通意義上的多位二進制除法，但是在如何確定商的問題上兩者采用不同的規則。后者按帶借位的二進制減法，根 據余數減除數夠減與否確定商1還是商0，若夠減則商1，否則商0。多位模2除法采用模2減法，不帶借位的二進制減法，因此考慮余數夠減除數與否是沒有意義 的。實際上，在CRC運算中，總能保證除數的首位為1，則模2除法運算的商是由余數首位與除數首位的模2除法運算結果確定。因為除數首位總是1，按照模2 除法運算法則，那么余數首位是1就商1，是0就商0。例如1100100÷1011＝1110……110，列豎式計算：
掌握了上面的運算規則，您可以嘗試計算一個復雜一點的，如下：
如果您得到的余數結果正確，您掌握的東西就夠用了。
6.CRC-CCITT的硬件實現
CRC-CCITT的生成多項式為：
對應的二進制數就是上面復雜運算中那個除數。由剛才的計算可知，對於8 bit的數據 0xaa，它的CRC校驗碼為0001 0100 1010 0000，下面用verilog來實現，看能否得到這個結果：
要實現這一過程，仍然需要LFSR電路，參看《FPGA產生基於LFSR的偽隨機數》中關於該電路特性的介紹，如果您不需要了解原理，直接略過即可;有所改進的地方就是，可以將偽隨機數發生器看作一個Moore型狀態機，它的輸出只與當前的狀態有關；而此時利用LFSR電路，需要引入數據輸入端，輸出不僅取決於當前的狀態，還取決於輸入信號，相當於Mealy型狀態機，如下圖：
注意對比與偽隨機數產生器中該反饋支路的區別！
反饋項gr+1gr……g0為生成多項式的系數，依然是1代表存在反饋，0代表不存在反饋；此電路可以完成上述的模2除法操作，若我們要求0xaa的CRC校驗碼，則從高位到低位順序輸入0xaa共8 bit后，D15……D0中的數據即為所要求的余數，即CRC校驗位。
7.verilog描述
如果用時序電路串行實現，則8 bit數據要移位8次，就需要8個clk，效率低下，為了能在一個時鍾周期輸出結果，必須采用組合電路，當然，這是以空間換時間的方法，由於使用了for循環8次，直觀的講電路規模將擴大8倍。。。
module CRC_GEN( input rst, /*async reset,active low*/ input clk, /*clock input*/ input [7:0] data_in, /*parallel data input pins */ input d_valid, /* data valid,start to generate CRC, active high*/ output reg[15:0] crc ); integer i; reg feedback; reg [15:0] crc_tmp; /* * sequential process */ always @(posedge clk or negedge rst) begin if(!rst) crc <= 16'b0; /*觸發器中的初始值十分重要 */ else if(d_valid==1'b0) crc <= 16'b0; else crc <= crc_tmp; end /* * combination process */ always@( data_in or crc) begin crc_tmp = crc; for(i=7; i>=0; i=i-1) begin feedback = crc_tmp[15] ^ data_in[i]; crc_tmp[15] = crc_tmp[14]; crc_tmp[14] = crc_tmp[13]; crc_tmp[13] = crc_tmp[12]; crc_tmp[12] = crc_tmp[11] ^ feedback; crc_tmp[11] = crc_tmp[10] ; crc_tmp[10] = crc_tmp[9]; crc_tmp[9] = crc_tmp[8]; crc_tmp[8] = crc_tmp[7]; crc_tmp[7] = crc_tmp[6]; crc_tmp[6] = crc_tmp[5]; crc_tmp[5] = crc_tmp[4] ^ feedback; crc_tmp[4] = crc_tmp[3]; crc_tmp[3] = crc_tmp[2]; crc_tmp[2] = crc_tmp[1]; crc_tmp[1] = crc_tmp[0]; crc_tmp[0] = feedback; end end endmodule
仿真結果如下：得到的是數據0xaa和0xf0的CRC校驗碼，為驗證結果的正確性，您可以按照模2法則手工計算一下^.^
8.同樣給出一個4 bit信息位，5 bitCRC碼的(9，4)碼的程序和仿真結果，程序的流程與上述流程完全一樣：
module CRC5_GEN(
input rst,
input clk,
input [3:0] data_in,
input d_valid,
output reg[4:0] crc
);
integer i;
reg feedback;
reg [4:0] crc_tmp;
always @(posedge clk or negedge rst)
begin
if(!rst)
crc <= 5'b0;
else if(d_valid==1'b0)
crc <= 5'b0;
else
crc <= crc_tmp;
end
always@( data_in or crc)
begin
crc_tmp = crc;
for(i=3; i>=0; i=i-1)
begin
feedback = crc_tmp[4] ^ data_in[i];
crc_tmp[4] = crc_tmp[3];
crc_tmp[3] = crc_tmp[2];
crc_tmp[2] = crc_tmp[1] ^ feedback;
crc_tmp[1] = crc_tmp[0];
crc_tmp[0] = feedback;
end
end
endmodule
后記：細心的讀者可能發現，博主對LFSR電路能完成模2求余操作的原因避而不談，不是因為不告訴您，是因為博主也不是很清楚，工科背景對數學推理實在是有點不知所雲，尤其是看到國內教材那好幾頁的公式的時候…………如果您有深入淺出的講解LFSR電路由來與應用的文章，注意是深入淺出的，請您為博主推薦，在此感謝！