FinFET與芯片制程

本文轉載自查看原文 2021-07-17 06:24 254

FinFET與芯片制程

芯片制造商已經在基於 10nm 和/或 7nm finFET 准備他們的下一代技術了，但我們仍然還不清楚 finFET 還能堅持多長時間、用於高端設備的 10nm 和 7nm 節點還能延展多久以及接下來會如何。

在 5nm、3nm 以及更小節點，半導體行業還面臨着巨大的不確定性和許多難題。即使在今天，隨着每個節點的工藝復雜度和成本的上升，傳統的芯片尺寸縮減也在放緩。因此，能夠負擔先進節點芯片設計的客戶越來越少。

理論上，正如英特爾所定義的那樣，finFET 有望延展到 5nm 節點。（一個完整延展的 5nm 工藝大致相當於代工廠的 3nm）。不管這些讓人困惑的節點名稱是啥，finFET 很可能將在 fin 寬度達到 5nm 時壽終正寢。所以在 5nm 或更先進的節點，芯片制造商將需要一種新的解決方案。否則傳統的芯片縮放將會放緩或完全停滯。

一段時間以來，芯片制造商已經為 5nm 及以后節點探索了各種各樣的晶體管。到目前為止，僅有三星提供過細節。該公司推出了自己的技術路線圖，其中包括實現一種 nanosheet FET。

其它芯片制造商也傾向於同一時間框架內的相似結構，即使它們還沒有公開宣布它們的意圖計划。 nanosheet FET 和其它變體、nanowire FET 都是屬於環繞柵極（gate-all-around）類別。其它變體還包括hexagonal FET、nano-ring FET 和 nanoslab FET。

什么是FinFET？

FinFET稱為鰭式場效應晶體管（Fin Field-Effect Transistor）是一種新的互補式金氧半導體（CMOS）晶體管。FET 的全名是“場效電晶體”，先從大家較耳熟能詳的“MOS”來說明。MOS 的全名是“金屬－氧化物－半導體場效電晶體（Metal Oxide Semiconductor Field Effect Transistor，MOSFET）”，構造如圖一所示，左邊灰色的區域（矽）叫做“源極（Source）”，右邊灰色的區域（矽）叫做“汲極（Drain）”，中間有塊金屬（綠色）突出來叫做“閘極（Gate）”，閘極下方有一層厚度很薄的氧化物（黃色），因為中間由上而下依序為金屬（Metal）、氧化物（Oxide）、半導體（Semiconductor），因此稱為“MOS”。

圖1

溝槽寬度的減小，可以帶來如下的優點：

（1）溝槽寬度對應着D到S極的距離，溝槽寬度減小，載流子流動跨越溝道的導通時間減小，這樣允許工作的開關頻率就可以提高；

（2）溝槽寬度小，溝道完全開通所加的G極電壓可以降低，導通更容易，開關損耗降低；

（3）溝槽寬度減小，溝道導通電阻降低，也更一進降低導通損耗。

正因為這些優點，也驅使半導體制造公司不斷的采取新的工藝，追求更低的工藝尺寸，來提升半導體器件的性能、降低功耗。

圖2：變形的平面橫向導電MOSFET結構

圖2右上角為平面MOSFET的結構，實際的結構稍微變形，如圖2下方的所示，G極同樣也是跨在D和S之間，G極下面為絕緣的氧化層。

從模擬或IP設計人員的角度來看，上述設計方法（鰭片由晶圓代工廠實施）並非首選模型。這些設計人員希望能獲得更大的自由度，以減少滲漏、匹配驅動能力、提高頻率響應以及推動電氣和幾何限制，而這些都是固定鰭片無法做到的。根據其性質，這種設計是定制的，而無法控制鰭片數量或大小對於其中很多設計人員來說是非常別扭。

圖3

對於從28nm或以上工藝跳到FinFET工藝的定制、模擬或IP設計人員來說，這種設計是革命性的，但不一定是字面上的“全新改良”。雖然有工具創新來緩和這種過渡，進行這種設計的方法與其習慣的設計手法相比可能更顯嚴格。采用傳統MOSFET工藝，這些設計人員設計定制化的晶體管包括定制其尺寸和方向。對於FinFET，設計人員將通過更少的變量來達成所需的電氣響應。可以通過FinFET 工藝來完成先進的模擬設計，但需要對設計方法進行重大改變，且可能需要更多的實驗。

2、傳統平面結構的限制

近些年來，半導體工藝不斷的向着微型化發展，基於傳統平面MOSFET結構的晶胞單元不斷的縮小，漏、源的間距也不斷的減小，G極下面的接觸面積越來越小，G極的控制力就不斷的減弱，帶來的問題就是不加柵極電壓時漏源極的漏電流增加，導致器件的性能惡化，同時增加了靜態的功耗。

增加G極面積的方法，就必須采用新的結構，如三維結構。三維的G極結構有二種類型：一是雙柵極結構，二是Fin型結構，也就是非常有名的鰭型結構，如下圖所示。