AA：Active Area 有源區，在AA上形成源、漏、柵極，兩個AA之間是用STI來隔離的
BEOL：Back end of line 后道工序
BTBT：Band-To-Band-Tunneling 帶帶隧穿
BOX：Buried oxide 氧化層
CD：Critical Dimension 臨界尺寸，線寬
CMP：Chemical Mechanical Polishing 化學機械拋光，主要是用來磨平
DIBL：Drain Induced Barrier Low 漏極感應勢壘降低，當溝道長度減小，電壓Vds增加，使漏結和源結耗盡層靠近，使源極勢壘高度降低，從而漏電流增加，如何減小這種DIBL效應？所以必須要增強柵極對溝道電荷的控制能力，所以必須降低GOX厚度。
DTCO：Design Technology Co-optimization 任何將半導體工藝和具體電路設計做協同優化的措施都可以成為DTCO
FEOL：Front end of line 前道工序
FO1 delay： 集成電路里的指多個反相器的延遲，在晶體管里面提到的話，應該是把晶體管做成反相器放到電路里面去，看看1個反相器控制一個反相器所帶來的延遲，FO4則是1個反向器控制四個反相器
GIDL ：Gate-Induced-Drain-Leakage 柵感應漏極漏電流，因為從器件結構上Gate與源漏必須對齊，但實際不可能絕對對齊，肯定有交疊，而Drain與Gate交疊的區域下面(以NMOS為例)，當Gate電壓小於0時，並且Drain加工作電壓時，它會在交疊區下面的Drain上積累耗盡/深耗盡原來的N-Si，而導致Drain的強電場加在了這個耗盡區里面產生輔助陷阱的載流子復合(Trap-Assisted Carrier-Generation)，其過程為先從價帶到陷阱，再從陷阱到導帶的過程(如果電場夠強，則不需要陷阱也可以直接隧穿過去)。也就是傳說中經典的Band-To-Band-Tunneling (BTBT)。在半導體芯片中，GIDL因為是Vg<0時的漏電，所以它主要貢獻關態(off-state)漏電也就是待機漏電流或者是熱損耗(Heat Dissipation)。所以現在講究待機的移動終端這個必須要嚴格控制，典型為<10pA/um。從工藝角度上，主要造成GIDL的因素有哪些？當然最主要的就是Drain與Gate的Overlay，所以要想方設法把Drain和Gate拉開(但不能脫離)，比如增加poly oxidation，或者增加Spacer寬度，減少LDD dose，等等。另外還有一些導致GIDL的因素，比如S/D的pre-amorphos implant，或者HCI導致的interface損傷，或者GOX的F-N tunneling等等都會導致GIDL漏電增加。
GP：Ground-Plane GP是用來減小納米級MOSFET里的DIBL效應的技術，並且只有當GP與漏的距離可以和溝道長度在一個量級的時候才有用，所以當GP放在Substrate的時候(GPS)，應該要使得BOX盡可能的小，但是BOX小了以后就會使得SS增大，所以GPS方法無法使得DIBL和SS都能有好的優化，所以出現了GPB(Buried Oxide)，即在氧化層做GP，既能減小DIBL效應，又能使得SS減小，且GP還可以吸引更多來自漏端電力線的條數，減小了進入溝道區域的邊緣電力線條數，削弱了平行於溝道的橫向電場對溝道區域電荷的作用，降低了溝道與漏端之間的空間電荷區寬度，提高了柵對溝道電荷的控制能力，詳細見文章《The Ground Plane in Buried Oxide for Controlling Short-Channel Effects in Nanoscale SOI MOSFETs》
HDP-OXIDE Deposition：High Density Plasma，作用是ILD---interlayer dielectric，高密度電漿沉積，常用在STI隔離用的SiO2
ILDO：Inner Layer Deposition Oxide 沉積層間氧化物
LDD：Lightlt Doped Drain 輕摻雜漏
LOCOS：Local Oxidation of Silicon 硅局部氧化隔離法
MOl：Middle of line 中間工序
NBTI：Negative Bias Temperature Instability：負偏壓溫度不穩定性
SCES：Short Channel Effects 短溝道效應，溝道長度減小到一定程度后出現的一系列二級物理效應統稱為短溝道效應。如漏致勢壘降低（DIBL），隨着漏源電壓的增大，漏襯反偏PN結空間電荷區展寬，則溝道的有效長度減小，此在短溝道中尤為明顯， 嚴重會導致源漏穿通器件失效。
SIMOX：Separation by IMplantation of OXygen：注氧隔離，①氧離子注人,用以在硅表層下產生一個高濃度的注氧層;②高溫退火,使注人的氧與硅反應形成絕緣層。
SOIAS：Silicon-on-insulator-with-active-substrate：
STCO：system technology co-optimization 高級的DTCO，即在常規電路-工藝優化之外額外考慮2.5D/3DIC封裝的協同優化
STI：Shallow Trench Isolation 淺溝道隔離，用做兩組件間的隔離