AA：Active Area 有源区，在AA上形成源、漏、栅极，两个AA之间是用STI来隔离的
BEOL：Back end of line 后道工序
BTBT：Band-To-Band-Tunneling 带带隧穿
BOX：Buried oxide 氧化层
CD：Critical Dimension 临界尺寸，线宽
CMP：Chemical Mechanical Polishing 化学机械抛光，主要是用来磨平
DIBL：Drain Induced Barrier Low 漏极感应势垒降低，当沟道长度减小，电压Vds增加，使漏结和源结耗尽层靠近，使源极势垒高度降低，从而漏电流增加，如何减小这种DIBL效应？所以必须要增强栅极对沟道电荷的控制能力，所以必须降低GOX厚度。
DTCO：Design Technology Co-optimization 任何将半导体工艺和具体电路设计做协同优化的措施都可以成为DTCO
FEOL：Front end of line 前道工序
FO1 delay： 集成电路里的指多个反相器的延迟，在晶体管里面提到的话，应该是把晶体管做成反相器放到电路里面去，看看1个反相器控制一个反相器所带来的延迟，FO4则是1个反向器控制四个反相器
GIDL ：Gate-Induced-Drain-Leakage 栅感应漏极漏电流，因为从器件结构上Gate与源漏必须对齐，但实际不可能绝对对齐，肯定有交叠，而Drain与Gate交叠的区域下面(以NMOS为例)，当Gate电压小于0时，并且Drain加工作电压时，它会在交叠区下面的Drain上积累耗尽/深耗尽原来的N-Si，而导致Drain的强电场加在了这个耗尽区里面产生辅助陷阱的载流子复合(Trap-Assisted Carrier-Generation)，其过程为先从价带到陷阱，再从陷阱到导带的过程(如果电场够强，则不需要陷阱也可以直接隧穿过去)。也就是传说中经典的Band-To-Band-Tunneling (BTBT)。在半导体芯片中，GIDL因为是Vg<0时的漏电，所以它主要贡献关态(off-state)漏电也就是待机漏电流或者是热损耗(Heat Dissipation)。所以现在讲究待机的移动终端这个必须要严格控制，典型为<10pA/um。从工艺角度上，主要造成GIDL的因素有哪些？当然最主要的就是Drain与Gate的Overlay，所以要想方设法把Drain和Gate拉开(但不能脱离)，比如增加poly oxidation，或者增加Spacer宽度，减少LDD dose，等等。另外还有一些导致GIDL的因素，比如S/D的pre-amorphos implant，或者HCI导致的interface损伤，或者GOX的F-N tunneling等等都会导致GIDL漏电增加。
GP：Ground-Plane GP是用来减小纳米级MOSFET里的DIBL效应的技术，并且只有当GP与漏的距离可以和沟道长度在一个量级的时候才有用，所以当GP放在Substrate的时候(GPS)，应该要使得BOX尽可能的小，但是BOX小了以后就会使得SS增大，所以GPS方法无法使得DIBL和SS都能有好的优化，所以出现了GPB(Buried Oxide)，即在氧化层做GP，既能减小DIBL效应，又能使得SS减小，且GP还可以吸引更多来自漏端电力线的条数，减小了进入沟道区域的边缘电力线条数，削弱了平行于沟道的横向电场对沟道区域电荷的作用，降低了沟道与漏端之间的空间电荷区宽度，提高了栅对沟道电荷的控制能力，详细见文章《The Ground Plane in Buried Oxide for Controlling Short-Channel Effects in Nanoscale SOI MOSFETs》
HDP-OXIDE Deposition：High Density Plasma，作用是ILD---interlayer dielectric，高密度电浆沉积，常用在STI隔离用的SiO2
ILDO：Inner Layer Deposition Oxide 沉积层间氧化物
LDD：Lightlt Doped Drain 轻掺杂漏
LOCOS：Local Oxidation of Silicon 硅局部氧化隔离法
MOl：Middle of line 中间工序
NBTI：Negative Bias Temperature Instability：负偏压温度不稳定性
SCES：Short Channel Effects 短沟道效应，沟道长度减小到一定程度后出现的一系列二级物理效应统称为短沟道效应。如漏致势垒降低（DIBL），随着漏源电压的增大，漏衬反偏PN结空间电荷区展宽，则沟道的有效长度减小，此在短沟道中尤为明显， 严重会导致源漏穿通器件失效。
SIMOX：Separation by IMplantation of OXygen：注氧隔离，①氧离子注人,用以在硅表层下产生一个高浓度的注氧层;②高温退火,使注人的氧与硅反应形成绝缘层。
SOIAS：Silicon-on-insulator-with-active-substrate：
STCO：system technology co-optimization 高级的DTCO，即在常规电路-工艺优化之外额外考虑2.5D/3DIC封装的协同优化
STI：Shallow Trench Isolation 浅沟道隔离，用做两组件间的隔离